PIN zadávať určité miesto v kóde VHDL

[Tetra]

Môžem použiť certian VHL atribútu priamo syntezátor priradiť určité vstupné alebo výstupné pin na určité miesto PIN na cieľovom FPGA?

 

[Bartart]

Dobrý deň! Musíte použiť UCF súboru priradiť PIN miesto pre váš návrh. Príklad: NET "ADC" LOC = "T11", NET "ADC" LOC = "M11" NET "ADC" LOC = "P10", môžete tiež použiť tento súbor vytvoriť časovanie špec. a miesto špec. Veľa šťastia, Bart

 

[tlp71@hotmail.com]

Ak používate Xilinx, môžete použiť tento sintax v atribúte orgánu vyhlásenie Loc: string; (raz) LOC atribút: signál je "" Zbohom. G.

 

[Tetra]

Vážení tpl71 vďaka za vašu podporu. Snažil som sa na riešenie zadanej a dobre s jedným linkový signál. Snažil som sa liečiť autobusu s rovnakou myšlienkou písomne atribútom Miesto Address_Bus_H (0): Signál je "112", ale ja sa chybové hlásenie "C: / ~ / adapter.vhd", riadok 65: Chyba syntaxe u ' (". ste týmto problémom?

 

[phoenixfeng]

Môžete tiež použiť editor alebo obmedzenie rýchlosti v ISE

 

[phoenixfeng]

ale ak vaša ISE je 4.2version radšej použiť texteditor spisovateľa UCF

 

[vomit]

Snažil som sa liečiť autobusu s rovnakou myšlienkou písomne atribútom Miesto Address_Bus_H (0): Signál je "112", ale ja sa chybové hlásenie "C: / ~ / adapter.vhd", riadok 65: Chyba syntaxe u ' (". ste týmto problémom? [/quote] na autobus si môžete vyskúšať zoznam pinov namiesto jedného PIN v čase Pozri http://toolbox.xilinx.com/docsan/xilinx4/data/ docs/cgd/l2.html k syntax a pod (zabudnúť na XC_ v XC_LOC, že je starý) subjekt iob_loc_ex je port (ČLK: v std_logic, A, B: v std_logic_vector (3 downto 0), O: z std_logic_vector (3 downto 0)); atribút xc_loc: string; atribút xc_loc z CLK: signál je "P13", atribút xc_loc A: signál je "P19, P20, P23, P24", atribút xc_loc B: signál " P25, P26, P27, P28 ", atribút xc_loc O: signál je" P48, P49, P50, P51 ", koniec iob_loc_ex;

 

[ydao]

Nápad je to možné. Ale je to druh zlé kódovanie štýlu, tak ako tak. To sa kódy OSN opakovane.