U
ukyo
Guest
FPGA (Xilinx) IP jadra potreby s RTL zdrojový kód! Ak máte nejaké spoločnosti, ktorá si môže dovoliť qaulified RTL kódu FPGA, vrátane IP: C30 pevný bod, odkiaľ s plávajúcou desatinnou čiarkou prevodníka (32 bitov na 48 bitov) Matrix multiplexor (manipulácia s výpočtovou matice) DUC a DDC (digitálny až 70 miliónov Converter /...) súradnice polárnej k / sem tam súradnice XY konvertor! Vďaka vopred! maveric_young@21cn.com