Západku na báze dizajn pre ASIC

[abhikohli]

Je možné vykonať kompletnú poistku na základe digitálny dizajn pre ASIC?

 

[aniketd]

jo je to možné navrhnúť poistku na základe digitálneho obvodu, ale z hľadiska implementácie v FPGA alebo ASIC analýzu načasovanie môže byť kritické

 

[abhikohli]

Vďaka za info, existuje nejaká firma v súčasnej dobe založená západkou digitálny projektovanie?

 

[aniketd]

tam sú niektoré spoločnosti pôsobiace v tejto oblasti, ale je to tam proprietry design tak, že to nie je možné uviesť, ako ja neviem o tom

 

[abhikohli]

Ak je západka založený dizajn je ťažké analyzovať pomocou nástrojov pre analýzu časových sú nejaké nástroje špeciálne pre analýzu načasovanie vzorov západka báze?

 

[aniketd]

Firmy proprietry nástroje sú k dispozícii pre analýzu načasovanie, ale tak, ako sú proprietry nie sú availabel pre všetkých a ja si nemyslím, že niekto má, že informácie o tomto nástroji, ale je to dôležité pre analýzu asynchrnous obvod

 

[chandhramohan]

Ahoj, západky založené designy poskytnúť lepší časovanie a výkon, pretože jeho pichať prírody, ale priestor nad hlavou bude viac. Závora vychádza LSSD koncept je propreitry IBM a oni mali ich vlastné nástroje pre spracovanie it.Recently nemnoho jeho nástrojov sú prevzaté Cadence. Ten čo viem, je stretnúť testovacie architekt. Ide Chandhramohan

 

[stormwolf]

Ako viem, že LSSD na skúšobnom stretnutie je pre západky DFT. A nič o západky dizajnu a západka načasovanie analyzovať.

 

[chandhramohan]

Ahoj, pri vykonávaní DFT je západka založený, ktoré mám na mysli všetky skenovanie prvky sú Latch'es, potom dizajn je tiež západky založený design. Pre implementáciu je použitý DFT logika stretnutie Test architekt. Nie som si istý, ktorý nástroj sa používa na analýzu načasovanie pre Latch založené na dizajne. Ide Chandhramohan

 

[aniketd]

môže niekto vedieť o LSSD úrovni, tj citlivé snímanie designu???

 

[sysco_stevens]

Kompletný západka založený dizajn je možné, ale bude to vyžadovať viacfázových hodiny. s pozdravom [quote = abhikohli] Je možné vykonať kompletnú poistku na základe digitálneho dizajnu pre ASIC? [/quote]

 

[laglead]

Je to čas a práce náročné robiť západka na báze ASIC. K dispozícii sú procesory dizajn s závory. Ale to je plná customed.

 

[xuanzhu]

Ak váš návrh obsahuje asynchrónne logiky, odporúčam použiť poistku urobiť nejakú logiku o rozhranie, ale ja nemôžem uveriť, že plnú naklonený čip, ktorý nepoužíva DFF spúšťače

 

[salma ali bakr]

[Quote = aniketd] jo to je možné navrhnúť poistku na základe digitálneho obvodu, ale z implementačného hľadiska v FPGA alebo ASIC časovanie analýzy môžu byť kritické [/quote] [quote = chandhramohan] Ahoj, západky založené designy poskytnúť lepší časovanie a výkon, pretože jeho pichať prírody, ale priestor nad hlavou bude viac. Závora vychádza LSSD koncept je propreitry IBM a oni mali ich vlastné nástroje pre spracovanie it.Recently nemnoho jeho nástrojov sú prevzaté Cadence. Ten čo viem, je stretnúť testovacie architekt. Ide Chandhramohan [/quote] tak to má problémy s analýzou časovania a tiež oblasť režijné náklady ... okays, ale niekto povedal, že je potrebné multiplephase hodiny ... Som zmätený nejako ... nie je to západka založený design ... takže je to asynchrónny ...??

 

[wkong_zhu]

nepoužívajte západky čo najviac.

 

[beta0]

Západka založený design sa zvyčajne používa pre implementáciu vysoko Predstavenie obvode ako DataPath vysoké CPU performace.

 

[chandhramohan]

Ahoj, poistku založené designy, ktoré nie sú určené pre konkrétny druh logiky, alebo dizajn, môže byť použitý v ľubovoľnej aplikácii. Taktovanie režim bude veľmi komplikované, pretože viacfázových hodín vstup do západky. Táto západka má dve západky vo vnútri, kto koná ako hlavný a druhý ako slave. Táto západka je riadená minimálne 3 hodiny (A, B, C). To je jeden z mnohých druhu latches.There sú niektoré zámky, ktoré pôsobia ako D-FF. Pre jednoduché pochopenie si môžete prezrieť dokument v prílohe. Ide Chandhramohan

 

[edacw1]

Je possbile. Ale načasovanie je veľmi dôležité problom zaoberať.

 

[r63511]

ARM Inc kúpil IP spoločnosť tak, aby vlastnú IP adresu, ktorá je plná západka založený design.

 

[modelsim62c]

CPU-dizajnéri (Intel, AMD, TI, atď) použiť asynchrónny-design stratégie na dosiahnutie veľmi presné performnace ciele, ale to je na území PhD a ďalších vyspelých inžinierov ... nie pre "priemerný" osôb napríklad , Intel Pentium / 4 obsahuje veľkú časť štátov samovratné Domino To vrátnici rozloženie rýchlosti v kritických ALU / DataPath. Intel tiež mal armádu inžinierov, aby vykonala design / layout / overenie tohto bloku logiky, a to nie je ľahká práca. Vykonajte google.com Viac hľadanie "Pentium samovratné Domino" - existuje niekoľko prehľady na webe. Ak chcete získať podrobnejšie doklady, budete potrebovať IEEE alebo ISSCC predplatné.