vstupné oneskorenie kód tlačidlo

[ashutosh_g]

Používam tlačidlo pre poskytnutie negatívne vráti na moje FPGA. Tlačidlo je ale živý. môže niekto mi kód odskoku signál reset. tak, aby vnútorné reset signál ide na nulu len raz po stanovenú dobu, po stlačení tlačidla. Potrebujem kód vo VHDL

 

[sheik_vb]

Ahoj, to je jednoduché u code.If vedieť VHDL, môže u zápisu. Stačí sa zaregistrovať u'r tlačidlo vstup sa repect do hodín a generovanie negedge pulz a použiť ako reset u'r FPGA.

 

[Joe Shmoe]

Nedá riešite to s zámok?

 

[kib]

Tu je kód pre odskoku tlačidla

 knižnica IEEE, použitie IEEE.STD_LOGIC_1164.all, použitie IEEE.STD_LOGIC_ARITH.all, použitie IEEE.STD_LOGIC_UNSIGNED.all, - Vstupné oneskorenie Tlačidlo: filtrovanie mechanický prepínač odraziť asi 40ms. ENTITY vstupné oneskorenie je port (Pb, clock_100Hz: IN std_logic; pb_debounced: OUT std_logic), koniec vstupného oneskorenie, ARCHITEKTÚRA A vstupného oneskorenie, je to signál SHIFT_PB: std_logic_vector (3 downto 0); BEGIN - Vstupné oneskorenie hodiny by mal byť približne 10 ms a 100 Hz PROCES BEGIN Počkaj do (clock_100Hz'EVENT) A (clock_100Hz = '1 '); - Použite posuvný register filtrovať prepínací kontakt odraziť SHIFT_PB (2 downto 0)