Východisková hodnota drôtu v Verilog = 0

[ashgun]

Zdravím všetky Potrebujem nejaké informácie pre výrobu východisková hodnota "drôtu" v Verilog na 1 alebo 0 podľa potreby a potom ich v prípade potreby kedykoľvek zmeniť jej hodnotu. Existuje nejaký spôsob, ako to urobiť.

 

[rsrinivas]

Ak ur zameranie FPGA je to možné. stačí dať hodnoty, keď u deklarovať. ako interný premennú reg = 0;

 

[echo47]

Verilog drôt nemá úložisko, takže počiatočné hodnoty by nedávalo moc zmysel. Ak nechcete neustále riadiť drôtom, je to hodnota "Z". V roku 2001 Verilog môžete určiť, reg počiatočné hodnoty, ako je popísané rsrinivas. Avšak niektoré nástroje pre syntézu nepodporujú.

 

[anantha_09]

Nie som si istý, presne, ale u môžete vynútiť hodnoty pomocou niektorých podmienené príkazy, ktoré zodpovedajú vašim konštrukčných požiadaviek.