syntézu funkcie konverzie typu

G

guzhal

Guest
"Sú typ prevodné funkcie vo VHDL sú syntetizovatelné." : |
 
Keď sa pokúšam zmeniť typ 32 bit na celé číslo, a syntetizovať kód, dáva túto chybu nižšie CHYBA: Argument veľkosti 32 až integer konverzie typu "CONV_INTEGER" je príliš veľká (File ieee_synopsys / std_logic_unsigned.vhdl, linka 81182) ale keď som to isté na 16 bit, funguje to dobre .. Nemôžem sa dostať v čom je problém .............. Je to typ konverzie conv_integer je obmedzená na niektoré kúsky ...... Môže mi niekto pomoct v tomto ... : |
 
celé číslo je 32 bitové číslo, podpísaný v roku 2001 štandardné Verilog myslím.
 
Nie. integer je 32 bitov, ale som prevod 32 bit data vektorová logiky std na celé číslo, je to neumožňuje. vo VHDL
 

Welcome to EDABoard.com

Sponsor

Back
Top