strašidlo Zobraziť v Cadence knižnici

H

hmsheng

Guest
1. Existuje niekoľko druhov buniek názory Cadence Design, ako schematický symbol, strašidlo, veriloga, atď Môže mi niekto povedať, čo je použitie strašidlo pohľadu ? Ako vytvoriť strašidlo pohľadu ? 2. Mám len Spice netlist pre I / O bunky. Chcem použiť vo svojom schéme dizajne. Tak som vytvoril prázdne schéma pre neho len niektoré piny corisponding do súboru Spice netlist. Potom symbol bunky bol vytvorený. Potom, čo som umiestnil I / O symbol schematický dizajn. Generovanie netlist a prázdne I / O bunky subcircuit defination ich dostal. Tak som si odstrániť prázdne subcircuit defination a zahŕňajú korenie súbor modelu pre simuláciu. Tak som chcel vedieť, ako potlačiť tvorbu prázdne I / O bunky defination subcircuit keď netlist vytvorené?
 
1.spctre zobrazenia umožňuje zahrnúť prízrak netlist určitého bloku, pomocou CDF príkazu.
 
[Quote = urobin] 1.spctre zobrazenia umožňuje zahrnúť prízrak netlist určitého bloku, pomocou príkazu CDF. [/Quote] Ahoj ~ môžete prepracované, že viac? Som sa, že strašidlo (alebo hspice (D a S), verilogA) pohľad na základné prvky (diódy, MOS), takže môžu byť použité v spravodajca netlister alebo simulátor ...
 
Ahoj, urobin a leohart, súhlasím s vami oboma. Uveďte, prosím, viac informácií ...
 
Ahoj gunturikishore, Overil som, že odkaz, ale nenašiel nič užitočného ...
 
strašidlo pohľad je používaný simulátor svoje strašidlo definovať porty schémy
 
Je potrebné upraviť, aby bunky CDF. Napríklad, máte mobilný anme IOBAR pod lib "ABC" Pod icfb / Nástroje / CDF / Edit: Upraviť ABC knižnicu a buniek IOBAR s podstavcom type =. (V opačnom prípade budete straty, ktoré po ukončení icfb). Môžete pridať komponentov parametre ako makro s názvom ako "IOBAR". Dajte si PIN v simulácie Informácie / strašidlo pole. Potom platí. Skúste netlisting znovu.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top