Rozdiel v flipflop o takt

V

vsrpkumar

Guest
1) Moje pochybnosti flipflop je výstup flipflop príde v budúcom hodinovom cykle, keď vzorky dát v predchádzajúcich hodinovom cykle (simulácia prípad), ale v praktickom prípade, tpclk-> Q je nulový výstup je okamžitý. Prečo tomu tak je. 2) Aký je rozdiel medzi udalosťou na základe simulácie a simulačný cyklus [/code]
 
Dobrý deň, s flipflop to môže byť buď hranou alebo úrovňou spustené triggered.with okraji spustil, môže to byť buď na kladný alebo záporný okraj okraj, a v tom prípade, že bude oneskorenie výstupu. To môže viesť k určité rozdiely vo výsledkoch. druh rgds manenef
 
CLK-> q oneskorenie už nikdy nebude nulová. [Size = 2] [color = # 999999] Pridané po 25 sekundách: [/color] [/size] CLK-> q oneskorenie už nikdy nebude nulová.
 

Welcome to EDABoard.com

Sponsor

Back
Top