B
banjo
Guest
Potrebujem do prístavu PowerPC 405GPr dizajn od daugther karty vstavaný systém na základnej doske. Externé zbernice USB bude riadiť tri FPGA. Tieto FPGA budú rozptýlené po pomerne veľké rady. Pri pohľade na referenčný dizajn od AMCC, ale nezdá sa, že vyrovnávacie pamäte na adresu, alebo dátové linky vôbec. Proste Zdá sa, že sériové zapojenie všetkých čipov, ktoré sa javia ako riadené impedancia nočná mora. Má niekto skúsenosti buffering tieto riadky? Je to nutné, alebo nestojí za tú námahu? Hodiny pre tento externý zbernice je len 33 MHz a FPGA nikdy nebude bus master, ale vždy sa otrokmi. Vďaka.