Potrebné pomoci v oblasti dizajnu komparátora

[jiangnancai]

Som návrhu dynamického komparátor v týchto dňoch, ktorého špecifikácia je nasledovné: rozlíšenie: 4mV Rýchlosť: 5MHz Všeobecne platí, že komparátor má dva typy topolgy. Prvý z nich je v otvorenej slučke zosilňovače, ktorá je obmedzená jeho rýchlosť. Používam teda druhý architektúra: predzosilňovač + západky. Teraz výsledkov simulácie ukazujú, že komparátor môže objaviť rozdiel vstupné napätie 1mV. Avšak som to simulovať offset napätie. Moja otázka je, že: Ako možno vidieť posun napätia. Ak je offset napätie je väčšie ako 1mV (rozlíšenie), potom by dôjsť k poškodeniu porovnávaciu uznesenie v skutočnosti ovládaný komparátory? Posledný otázkou je, ako môžem tento problém vyriešiť? Zuto-zero kalibrácia offset napätie? Vďaka miliónov ~ ~: D

 

[rowokii]

No, vaša offset napätie bude hlavne z nesúladu v predzosilňovača. To záleží na usporiadanie, veľkosti zariadenia na zosilňovač a procesov. Vy ste to povedať, čo proces, ktorý používate, ale ako príklad pre spracovanie CMOS, VT posun je obvykle vo forme (Vmismatch / sqrt (L * W)), kde W a L je šírka a dĺžka vášho tranzistora a Vmismatch je proces závislý hodnotu. Tie veľkosť svoj tranzistor až po splnení vašich nesúlad cieľ, alebo si môžete kalibrovať offset napätie, tak, ako si navrhnúť. Ďalší populárny spôsob, ako znížiť offset je vstupná sekanie, ale toto obmedzenie rýchlosti. Môžete simulovať vyrovnať s tým, že zdroj napätia s očakávanou hodnotu offsetu v sérii so vstupom na jednom vstupe alebo používanie Monte-Carlo simulácie.

 

[jerryzhao]

Ak nechcete používať offset zrušiť obvody, vypočítať offset pre_amplifier je dosť. Zápas tabuľke je odo zlievárne. Rowokii Odpoveď je veľmi well.you môže obsahovať odkazy na jeho odpoveď a zápas stola, potom si môžete vypočítať hodnotu offsetu.

 

[jiangnancai]

Vďaka za vyššie uvedené návrhy ~. Používam TSMC CMOS proces teraz Hovorí sa, že zámok je fáza s vysokým rozlíšením, ale napätie je príliš vysoká offset. Je to popis pravda? Po druhé, pridajte predzosilňovač fáze, posun západky možné znížiť zisk predzosilňovača. Takže posun predzosilňovača sa stáva kritickou! To, čo chcem vedieť, uskutočniteľnosť, že zvýšením WL znížiť na preamp offset na menej ako 4mV. Nemám žiadne skúsenosti o tom, ale chcem vedieť, všeobecnú predstavu. Myslím, že auto-kalibrácia nuly technika je príliš komplikovaný na to potrebuje dva hodinový signál ku kontrole. Každý dobrý nápad alebo návrhy?

 

[jiangnancai]

Nejaké nápady?

 

[jerryzhao]

[Quote = jiangnancai] Hovorí sa, že zámok je fáza s vysokým rozlíšením, ale napätie je príliš vysoká offset. Je to popis pravda? Po druhé, pridajte predzosilňovač fáze, posun západky možné znížiť zisk predzosilňovača. Takže posun predzosilňovača sa stáva kritickou! To, čo chcem vedieť, uskutočniteľnosť, že zvýšením WL znížiť na preamp offset na menej ako 4mV. [/Quote] zámok fáze je vysoké rozlíšenie, ale napätie je príliš vysoká offset. To je správne. Po druhé, pridajte predzosilňovač fáze, posun západky možné znížiť zisk predzosilňovača. Takže posun predzosilňovača sa stáva kritickou! Áno. máte pravdu. Môžete znížiť kompenzovaný zvýšením WL, ale potrebujú veľké veľkosti. Posunu VT a W / l nezhody. Si môžete vypočítať offset napätie zodpovedajúce základňu na stole zlievárne.

 

[jiangnancai]

Áno, páči Montl-Carlo analýzy dnes. V mojom porovnávacie mám použiť 3stage predzosilňovača na trade-off zisk-pásma obmedzenia. Montl-Carlo simulácie výsledky ukazujú, že parameter je SIGMA 550uv. Myslím, že je veľmi malý posun, naozaj? Je to rozumné? Mimochodom, vyberiem L = 5U, W = 60U z predzosilňovača kritické tranzistorov.