Pomôžte mi vytvoriť filter pre PLL s 125 MHz frekvencie referencie. a výstupné frekvencie 2GHz.

[sastry]

Musím navrhnúť PLL s nasledujúcimi špecifikáciami som pomocou Simulink referenčnej frekvencii 125 MHz, je výstupná frekvencia je 2,0 GHz Ako môžem navrhnúť filter pre okruh a má 2 VCO PLL špecifikácie v kľudovom frekvencie a vstupná citlivosť teraz, ako môžem spočítať ty ..... Postavil som vo fáze detector.how sa aj postaviť nábojové pumpy a frekvenčný delič.

 

[satyasiva]

u môžete použiť digitsl počítadlo frekvenčný delič ako deliaca pomer je 16 rokov. (2x2x2x2).

 

[Tony Teng]

Je to taký veľký systém, ťažko povedať

 

[RFDave]

Už ste sa pozrel na web Matlab centrálnej stránku? K dispozícii je analógový modelovanie seminár, ktorý ide do tejto v detailoch. Zmienil som sa o to niekoľkokrát predtým, takže ak hľadáte pre svoje komentáre tu nájdete odkaz. Dave www.keystoneradio.com

 

[Meridian]

~ http://www.uoguelph.ca/ Antoon / gadgets / PLL / pll.html [/url]

 

[yibinhsieh]

Za poplatok čerpadla. Existuje mnoho dôkazov o uviesť tento obvod. Pre Divider, to je rozhodujúcu úlohu v PLL dizajne. Po prvé, môžete napríklad navrhnúť Prescaler s dvoma modul alebo jeden modul. Pre duálny modul Prescaler, môžete prijať 3 / 4 alebo 4 / 5. I obyčajne používajú SCL alebo TSPC typu. SCL znamená omáčka pár logiku. TSPC znamená: pravda, jednofázové hodiny. Po Prescaler, frekvencia je nízka, môžete použiť asynchonus delič pre ovládanie duálny modul delič na dosiahnutie svojho delič číslo. Asynchous deliče je typ CMOS, že používajú mnoho FFS a brány na jeho vykonanie. Yibin.

 

[rfzheng]

prečítajte si knihu napísal Razavi o PLL