Pomôžte mi navrhnúť asynchrónne FIFO

[Harinadhan]

Chcem navrhnúť asynchrónne FIFO ......... Prosím, pomôžte mi ..

 

[Srinivas Akula]

Ahoj Harinadhan Aync FIFO výpočet hĺbky je veľmi kritický. V závislosti na vašej hodín rozdielu medzi dvoma doménami musíte počítať "slip", a potom sa rozhodnúť, veľkosť snímky je potrebné uložiť. Ak je úplne asynchrónne (čítanie a zápis CLK 5MHz CLK 7 MHz), potom u nutné byť trochu opatrný. Musíte CHK v koľko hodín budete potrebovať údaje o čítanie strane a prestať písať, kým si vygenerovať prázdnu vlajku. S pozdravom, Srinivas

 

[vantage]

Tu to je: www.edaboard.com/ftopic241640.html jednoduché vysvetlenie fifo z mojej strany! A príjemný papier: www.sunburst-design.com/papers/CummingsSNUG2002SJ_FIFO1.pdf www.sunburst-design.com/papers/CummingsSNUG2002SJ_FIFO2.pdf

 

[Iouri]

Prečo používať FIFO vygenerovať vaše FPGA softvér?

 

[sachingorkhe]

Ak ste sa ísť na vstavaný asynchrónne FIFO v FPGA potom to bude lepšie ako s výhľadom na dizajn. Stačí použiť megawizard pre zariadenia Alter (I dn't hving predstavu o tom, Xilinx), ktoré môžete nájsť v softvéri Quartus. Môžete si vybudovali svoje FIFO podľa vašej požiadavky. Stačí otvoriť megawizard a zvoľte FIFO.