Pochybnosti o Synchronizer

[uditkumar1983]

Ahoj Kamaráti .. Mám pochybnosti týkajúce sa dvoma flop Synchronizer ... My pochýb o tom, že asi prišiel dát na vstupe prvého flope je '1 'a metastability dôjde na prvý flop, než predpokladať, náš výkon prvého flope sa usadil na nulu ((výstup sa ustáli do príchodu ďalšej hodiny edge), ako druhý flop dá Výstup nulu (u dostal 0 "na výstupe z Synchronizer), ale vstup dodaných Synchronizer bol '1 ', takže budete mať zlé hodnoty ... čo nie je žiaduce ... Tento typ problému je možné vytvoriť zlej funkcie obvodu .. .. či sa mýlim, opravte ma .... Tak, ako zvládnuť tento typ problémov Synchronizer ... S pozdravom ..

 

[sameer_dlh25]

Ahoj Udit, máte pravdu, s flop synchronizátor skutočný príchod na synchro asynchronov signál sa môže líšiť v 2 až 3 cykly. Pomocou Synchronizer Práve sme sa brániť metastability pre ďalšie rozmnožovanie, ale tento cyklus posun nedá zabrániť. Tu konštruktér musí zabezpečiť, aby jeho návrhu pracuje správne, aj keď je tu prítomný 1 cyklus ďalšie oneskorenie v synchronizáciu. : | Ale ak si všimnete u väčšiny async signálu nezáleží na tom, napr reset alebo prerušenia. Dúfam, že to pomôže: D

 

[uditkumar1983]

Ahoj Sameer, je nejaká technika, ktorá sa ubezpečil, že bez ohľadu na dátum bola poskytnutá vstup Synchronizer, máte rovnaké dáta, ak je nesúlad dát, než ich bude informovať ..... Pretože tento nesúlad je možné vytvoriť Problem ak sú prenášané signál je riadiaci signál než design nebude správne fungovať mám mať žiadny problém s ďalšou meškanie, ale ja sa chce uistiť, že prenos dát správne .. S pozdravom

 

[sameer_dlh25]

Ahoj Udit, nemyslím si, že existuje metóda, pretože pravdepodobnosť príchodu signálu je úplne náhodné v tomto prípade. Ale môžete mi vysvetliť, aký problém Očakávate, že v tomto prípade? Zadanie je asynchrónny V tomto prípade musíte len Predpokladám, že ste stále asynchrónne signál buď na n-tou, alebo N +1 ročník cyklu. Tento predpoklad je dosť cestovné v prípade signálu async. Rád by som znovu rád zdôraznil správna logika tak dostanú do obvodu po 1 hodiny. : |

 

[rjainv]

Ahoj Udit, predstavte si, že týmto spôsobom prenášate zmeny v celej synchronizátor, a keď sa táto zmena príde, je isté, o 2-3 cyklov. Povedať, či signál bol najprv na 0, a zmeniť vstup synchronizátor na 1, teraz výstup Synchronizer môžu byť stále na 0 ešte 2-3 cyklov, alebo môžu vidieť 1, to je neistota. Ale vy dostanete 1, skôr alebo neskôr. Takže to, čo je nezhoda hovoríš?

 

[uditkumar1983]

Ahoj Ako povedal rjainv a Sameer, ktorá Synchronizer umožní správny výstup po niekoľkých hodinovom cykle ..... Predpokladajme však, že tento synchronizačný signál sa zmení potom, čo jeden hodinový cyklus (čítanie hodiny), takže než sa Synchronizer ujsť, že vstup dát ...... Tak, ako sa vyhnúť tomuto problému .... Mám na mysli jeden obvod pre kontrolu prenášaných hodnota je správna alebo nie, a rovnako ako tam je menej šanca ísť do metastabilné stavy výstupu (signál prechádza cez tri flip flop), pretože som si myslel, že tam je menej šanca ísť ako synchronizácia reťazca do metastabilné stavy .. Trvať dva Synchronizer (Dual Flop), vstup do 1. Synchronizer je čokoľvek, čo chcete prenášať signál .. Vstup do druhej Synchronizer je prevrátený akéhokoľvek signálu chcete preniesť .. Dajte XOR brána na výstupe z oboch Synchronizer ... (Povedzme, že výkon je OP_XOR XOR) Teraz sa D flip flop .. Vstup do tejto je výstup z prvého Synchronizer ... a OP_XOR je používaný ako signál umožnenie .... ktorá bude povolená iba v prípadoch Vzorka hodnota je správna ako z iného Synchronizer neumožní .. a tiež OP_XOR môžu byť použité pre vyhovujúce, že vstup do Synchronizer je vzorka správne, alebo nie ......... Je nejaký problém v tomto obvode? Pošlite nám komentár k tomuto ........ S pozdravom

 

[sameer_dlh25]

Ahoj Udit

Predpokladám, že tento synchronizačný signál sa zmení potom, čo jeden hodinový cyklus (čítanie hodiny), takže než sa Synchronizer ujsť, že vstup dát ......

Ak pulzu signálu Asyn je väčšia ako 1 hodiny + nastavenie času FF normálne synchronizátor práce properly.In väčšine prípadov je to stále len 1,5 hodiny trvania impulzu. Ak toto nie je ten prípad Myslím si, že ste sa zmienil, okruh bude tiež chýbať impulz na prvý flop sám. Dúfam, že som jasne ..

 

[uditkumar1983]

Ahoj Sameer, ale ak signál Synchronizer sa mení po 2 hodinovom cykle, ako aj tam je šanca, pretože sa na prvej hodiny sa did't vzorky (pomocou šiel do metastabilné stavy a sattled do oppsite hodnota) a v druhom hodinové pulzy tento signál zmien a kedykoľvek dôjde k narušeniu, ako aj tam je šanca sa vzorkovacia správne ...... im, ako myslí môj okruh bude mať rovnaký problém, ale to môže uvedomiť, že každá vzorka je vynechanie .......... Takže podľa toho Furthur akcie môže môže dôjsť ... Je správne? Pošlite nám komentár k tomuto .... S pozdravom