otázky týkajúce sa výpadok napätia regulátora DC

[rickmhusa]

Ahoj, často vidíme papiere štátu výpadok napätia regulátora je 200 mV pri Iout (max) = 100 mA. Ak je to chápem správne, znamená to, že VdS (sat) výkonu MOS (predpokladajme, že PMOS moc MOS je používaný) je 200mV. I | VGS | - | V. | = VOV sily MOS sa takmer rovná 200 mV pri Iout = 100 mA. Mám pravdu? Ak áno, kedy Iout = 0, VOV môcť MOS byť veľmi malé. V skutočnosti, môže sa v podprahovou región, pretože zariadenie je veľkosť a Iout je malý. Ak je moc MOS je v sub-hranice kraja, ako bude regulátor regulovať výkon ako Iout = 0? Mám záujem o návrhu nízke drop-out regulátor, a ja som len začiatočník. Možno, že niekoho, kto je odborníkom na túto tému mi môže pomôcť von. Vďaka alots.

 

[smd_lover]

MOS nejde do sýtosti ako tranzistor bipolair. Ale ani potom to nie je veľký problém. S dosť veľký kondenzátor na výstupe, nariadenie je prijateľné. Pekným príkladom / schéma je toto: http://electronicdesign.com/Articles/ArticleID/9136/9136.html

 

[rickmhusa]

Ahoj smd_lover, Mockrát vám ďakujem za odpoveď. Chcel by som potvrdiť, že rozumiem Vašej odpovede správne. Ak je napájací MOS ide do lineárnej oblasti (MOS), alebo do sub-hranica kraja (cut-off kraj), kedy Iout = 0, to ešte bude v poriadku s dostatočne veľkou výstupnú kapacitu. Mám pravdu?

 

[smd_lover]

Áno, predpokladám, že výstupné napätie príliš nízke, bude prúd pretekajúci MOSFET na výstupe kondenzátora. Napätie sa zdvihne až do žiadanej, potom spätná väzba zníži napätie GS MOSFET na nulu. Žiadny prúd potečie, a napätie na kondenzátore zostane na tejto hodnote.

 

[rickmhusa]

Ahoj smd_lover, ešte raz, ďakujem moc za odpoveď a trpezlivosť. Myslím, že mám svoje miesto tentoraz. Bascially, kedy sa zvyšuje Iout forme 0A až 100 mA, bude VGS pre napájanie zariadení PMOS zvýšenie cieľom zvýšiť prúd cez zariadenie. Avšak, keď Iout klesá od 100 mA až 0A, VGS zariadení sa znižuje, aby sa vypnúť PMOS. Aj vďaka veľkému výstupnej kapacity, bude výstupné napätie pobytu v tejto hodnote. Mám pravdu? Díky moc.

 

[dick_freebird]

Hojdačka od lineárne nasýtené prevádzky v MOS je výzvou pre stabilizáciu slučky, ale ľudia sa s ňou zaobchádzať (kombináciou vnútorných a vonkajších súčasťou dizajnu výberu). Niektoré LDO Pridať skrat zariadenia, vysporiadať sa s úniky / svetlo problémy zaťaženie nariadenia, v niektorých nákladov na účinnosti.

 

[rickmhusa]

Ahoj, často vidíme papiere štátu výpadok napätia regulátora je 200 mV pri Iout (max) = 100 mA. Ak je to chápem správne, znamená to, že VdS (sat) výkonu MOS (predpokladajme, že PMOS moc MOS je používaný) je 200mV. I | VGS | - | V. | = VOV sily MOS sa takmer rovná 200 mV pri Iout = 100 mA. Mám pravdu? Ak áno, kedy Iout = 0, VOV môcť MOS byť veľmi malé. V skutočnosti, môže sa v podprahovou región, pretože zariadenie je veľkosť a Iout je malý. Ak je moc MOS je v sub-hranice kraja, ako bude regulátor regulovať výkon ako Iout = 0? Mám záujem o návrhu nízke drop-out regulátor, a ja som len začiatočník. Možno, že niekoho, kto je odborníkom na túto tému mi môže pomôcť von. Vďaka alots.

 

[smd_lover]

MOS nejde do sýtosti ako tranzistor bipolair. Ale ani potom to nie je veľký problém. S dosť veľký kondenzátor na výstupe, nariadenie je prijateľné. Pekným príkladom / schéma je toto: http://electronicdesign.com/Articles/ArticleID/9136/9136.html

 

[rickmhusa]

Ahoj smd_lover, Mockrát vám ďakujem za odpoveď. Chcel by som potvrdiť, že rozumiem Vašej odpovede správne. Ak je napájací MOS ide do lineárnej oblasti (MOS), alebo do sub-hranica kraja (cut-off kraj), kedy Iout = 0, to ešte bude v poriadku s dostatočne veľkou výstupnú kapacitu. Mám pravdu?

 

[smd_lover]

Áno, predpokladám, že výstupné napätie príliš nízke, bude prúd pretekajúci MOSFET na výstupe kondenzátora. Napätie sa zdvihne až do žiadanej, potom spätná väzba zníži napätie GS MOSFET na nulu. Žiadny prúd potečie, a napätie na kondenzátore zostane na tejto hodnote.

 

[rickmhusa]

Ahoj smd_lover, ešte raz, ďakujem moc za odpoveď a trpezlivosť. Myslím, že mám svoje miesto tentoraz. Bascially, kedy sa zvyšuje Iout forme 0A až 100 mA, bude VGS pre napájanie zariadení PMOS zvýšenie cieľom zvýšiť prúd cez zariadenie. Avšak, keď Iout klesá od 100 mA až 0A, VGS zariadení sa znižuje, aby sa vypnúť PMOS. Aj vďaka veľkému výstupnej kapacity, bude výstupné napätie pobytu v tejto hodnote. Mám pravdu? Díky moc.

 

[dick_freebird]

Hojdačka od lineárne nasýtené prevádzky v MOS je výzvou pre stabilizáciu slučky, ale ľudia sa s ňou zaobchádzať (kombináciou vnútorných a vonkajších súčasťou dizajnu výberu). Niektoré LDO Pridať skrat zariadenia, vysporiadať sa s úniky / svetlo problémy zaťaženie nariadenia, v niektorých nákladov na účinnosti.