S
slchen
Guest
Vážení: Som navrhovanie VCDL (menič reťaze) za regulované typu DLL. Cieľovou špec. (Oneskorenie) na VCDL je 1ns na 1GHz vstup hodiny. Teraz oneskorenie VCDL je menšia ako 1ns. Takže chcem zvýšiť meškanie na dosiahnutie cieľa špec. Existujú dva spôsoby, ako zvýšiť oneskorenie. 1. zvýšenie počtu fáza 2. zvýši oneskorenie každého meniča Mohli by ste vysvetliť, že ktorý z nich je lepší pre DLL dizajn. Čo je výhody a nevýhody týchto dvoch riešení? Vďaka za Vaše láskavé pomoci. slchen