niosą II

[sp]

okok, rozumím, u. ...

Teraz môj dotaz sa vrátiť k otázke opýtať aj predtým ....

pre uc, PIC, FPGA / CPLD ...stále môžete ovládať výstupné pin pomocou kódu zapisujeme (VHDL: a <='1 '... máme vysoké napätie na THT partcular pin )....ale v tejto veci, ako je vysoká úroveň niosą ...bychom ne b schopná vykonať pinový vysokého napätia právo? .. ako LED osvetlenie ...právo ...

je to ako v normálnom PC ...sme mohli čítať o "stlačení klávesy" pomocou "scanf" v jazyku C ...n tlačiť v súlade sledovať pomocou "printf" ..

ale my dont naozaj potrebujete poznať žiadne napätie alebo časování úrovni THT sme HAV na výstup / vstup na výstupný / vstupný pin ..my dont naozaj potrebujem vedieť, ako sa "printf" funkciu ovládanie VGA sa zobrazí v riadku pomocou printf na monitor, pravda? ...

tak to je ako v niosą? ..sme schopní urobiť niečo vyššiu úroveň, ale vytvoriť výstupný pin vysokého napätia nie je možné už ..LED osvetlenie je tiež nemôže robiť už ??...

děkuji ...

pozdravmi,
sp

 

[cube007]

sp Napísal:

pre uc, PIC, FPGA / CPLD ...
stále môžete ovládať výstupné pin pomocou kódu zapisujeme (VHDL: a <='1 '... máme vysoké napätie na THT partcular pin )....
ale v tejto veci, ako je vysoká úroveň niosą ...
bychom ne b schopná vykonať pinový vysokého napätia právo? .. ako LED osvetlenie ...
právo ...

 

[sp]

okok, vďaka x 30 ....alebo by mala začať aj iné miesto tak THT môžem stlačte tlačidlo pomohol? ..

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsmev" border="0" />HAV i niekoľko otázku ...

1.otýpka je rozdielne medzi 3.3V a 5V prototyp konektory na doske niosą? ..otýpka je iné? ... to je logika vysokej hodnoty napätia v poriadku? ... ale väčšinou externé zariadenia THT môcť využívať 5V, aké vysoké budú tiež môcť vidieť 3.3V tak vysokej právo?ako teraz vonkajšie dev IC o VIH (najnižšiu možnú úroveň napätia THT je stále považované za vysoký) je 1.XXV ...tak pomocou 3.3V prototyp konektory pre normálne IC je stále ok ..pravda?

2.ak i dont want to prebudiť sa niosą v mojej doske, i len potreba vymazať všetok obsah na flash ...Když jsem moc do penzie, niosą žiadne loonger sa prebudiť právo ??...
potom môžem dať môj HDL kód (po syntéze n prevedené na flash súbor samozrejme) vnútri flash n kedykoľvek aj moc na palube APEX FPGA dostanete designu aj vytvoril ...Môžem?v CPLD konfigurácia regulátora bude program na wadever flash obsahu na FPGA?

Chcem urobiť THT ako chcem použiť veľkých zdrojov v APEX pre moje ďalšie digitálne návrh systému ...HAV FLEX10K20 aj jedno ...veľmi málo n nie je enuff pre moje veľké designu tak som premýšľal o uplatňovaní tejto dosky ...

vďaka ...

teplej ide
sp

 

[cube007]

Promiň, já nevím podrobnosti o vašej doske.Pred pripojením niektoré veci na prototype konektory prekonzultovať schémy vašej doske.To je ťažká práca, ale schematickom je plná informácií, ktoré potrebujete pri použití palube, najmä pri pripojení vlastného hardware.

Blesk má konfiguráciu FPGA (niosą,) a kód programu, tak pri mazaní celej flash FPGA vyhral t byť nakonfigurovaný.Môžete použiť blesk ako bys Napísal vidia vlastné HDL.Pozrite sa na návod na palube.Rôzne flash časti sú popísané tu.