Niekto mi môže dať vysvetlenie ECO v prevedení ASIC?

[hennyjia]

Ahoj všetci,
Každý, kto mi môže dať vysvetlenie o ECO v dizajne ASIC?
A aké kroky v ASIC design flow bude zahŕňať ECO?
Vďaka!

 

[Akhtar]

ECO sa zvyčajne stáva buď vo veľmi neskorej fáze projektu alebo revízii projektu.ECO je skratka pre inžinierske meniť ich poradie.

Predpokladám, že váš návrh je syntetizovaný, načasovanie jasné, a okolo Place-a-Route fáze.Netlist je pripravená a asi ísť von, aby si vyrobené.Ale nájdete chybu v designe, alebo chcete pridať niektoré drobné funkcie na to.Je to strata času, ísť späť do pre-fáze syntézy a opätovne vykonať všetky kroky.To je dôvod, prečo tam sú vždy nejaké náhradné brány stále na čipe.Ak sa rozhodnete ladiť niečo, alebo pridať nejakú logiku, sú tieto náhradné brány použité (na už P & R netlist), pridať alebo upraviť akýkoľvek kus logiky.Tieto náhradné brány sú už umiestnené, a preto len smerovanie a re-overovanie načasovanie je potrebné urobiť.

Hope that helps.

 

[Nandu]

NanDigits Design Automation poskytuje netlist ECO nástroj, GOF, Gates on the fly.Je to zadarmo none-obchodné a hodnotenie účel.Koukni na to
http://www.nandigits.com/products.htm

Nandu
www.nandigits.com
Netlist Debug / ECO v GUI režime

 

[atuo]

Hi Henny,

ECO používa, keď projekt nájsť chyby, keď takmer dokončiť BE a ECO je priamo upravovať netlist a nepotrebujú re-syntéza.

Po dokončení ECO, musíte použiť formálny nástroj pre kontrolu novej netlist.Vďaka.

Lsong

 

[love2read]

keď sa niečo pokazilo nemáte resynthesis a namiesto toho môžete použiť náhradné bunky na oprave obvode na to, čo chcete.Niekedy je ťažké urobiť, pretože obvod, najmä zložitosť deje v MFŠ.