logiky a správanie syntézu

S

shiv_emf

Guest
Dobrý deň, chcem knw základný rozdiel medzi logikou a správanie syntézu .. n Wh nájdem tieto informácie? thanq Shiv
 
Logika syntéza je proces, pri ktorom je abstraktná forma požadovaného správanie obvodu (typicky register transfer level (RTL), alebo správanie), sa zmenil na návrh implementácie v podmienkach logická hradla. Bežné príklady tohto procesu patrí syntéza HDL, vrátane VHDL a Verilog. Niektoré nástroje môžu vytvárať prúdoch na programovateľných logických zariadení, ako je PAL alebo FPGA, zatiaľ čo iní sa zameriavajú na vytváranie ASIC. Behaviorálne syntéza mení správanie HDL špecifikácie na úrovni prenosov (RTL) špecifikácie, ktoré možno použiť ako vstup do gate-flow na úrovni logické syntéze. Optimalizácia správanie rozhodnutia sa riadi nákladových funkcií, ktoré sú založené na počte hardvérových prostriedkov a štáty povinné. Tieto náklady funkcie poskytujú hrubý odhad kombinačné a sekvenčné obvody potrebné na realizáciu projektu.
 
môžu u poskytnúť nejaký materiál na túto stránku! Vďaka za jasné vysvetlenie vlsi_whiz Shiv
 
Ahoj pre viac informácií u môže odkazovať Douglas J. Perry a Bhaskaran knihy. ide o shraddha
 
[Quote = shraddha] hi pre viac informácií u môže odkazovať Douglas J. Perry a Bhaskaran knihy. ide o shraddha [/quote] názvu knihy?
 
[Quote = shiv_emf] [quote = shraddha] hi pre viac informácií u môže odkazovať Douglas J. Perry a Bhaskaran knihy. ide o shraddha [/quote] názov knihy? [/quote] Ahoj Názov knihy je "VHDL programovanie príkladom" Douglas L. Perry.
 

Welcome to EDABoard.com

Sponsor

Back
Top