Kto bude robiť v tíme ATPG dizajne ASIC?

[floatgrass]

Teraz, fyzické syntézy Designer do DFT v mnohých Companys.

 

[maxsnail]

ATPG robíš starostlivosti o časovaní, tak to môže začať pracovať, keď je stiched vyhľadávanie reťazca. primetime a dynamické simulácie pre kontrolu časovanie

 

[kctang]

Môj názor je FE design by mal holé DFT vo svojej mysli pri navrhovaní. Je to preto, že dizajn s porušením DFT potrebuje obrovské úsilie, aby oprava ATPG najmä projektanta FE nechcú meniť svoje freezed design (Som designer FE, ale videl toľko kolegov DFT neznalosť správanie).

 

[sarath51]

Cadense test Enconuter tiež ponúka efektívny spôsob DFT a ATPG

 

[fengjin]

Podľa môjho názoru by mal byť zodpovedný za FE ATPG, len preto, že BE nie je oboznámený s navrhnutý systém

 

[tybhsl]

Ahoj, čo je ATPG? Vďaka.

 

[joe2moon]

ATPG znamená "Automatické generovanie testu vzor". -------------------------------------------------- ----------------------------------- Ak skenovanie okruh boli vložené do projektu režimu skenovania a načasovanie je splnená, potom podľa môjho skromného názoru, každý, kto vie, používať ATPG nástroj (s), ako TetraMax, Dva zásobníky, alebo v prípade testu, môžu robiť túto prácu.

 

[wkong_zhu]

ATPG nie je tak ľahké, myslím. Pretože ja to robím teraz. Zdieľam TEST_EN TEST_CLK TEST_MODE s funkčnými vývody IO.

 

[zzy_zy]

Je ATPG dôležitú úlohu v ASIC?

 

[kctang]

Ak chcete wkong_zhu: Ty si tak nešťastný, že vaše vývody testovací režim sa musí podeliť s normálnou I / O. Viem, že bolesť pri definovaní init. skúšobný protokol v tejto situácii ... Môj návrh je, aby použitie vyhradených I / O pre tieto testovacie kolíky ... Ak chcete zzy_zy: ATPG je veľmi dôležité. Môžete myslieť na 16bit zmije ako príklad. Ak si chcete urobiť exhausive test na túto výbavu, budete potrebovať 2 ^ (32) vzory vyskúšať túto výbavu. ATPG (s skenovanie a Bist) takmer vyrovná svoj návrh pri výrobe test platí a zachytiť vnútorné signály prostredníctvom snímania prepadne. Takže si testovaciu obrazec bude oveľa menšie.