Kto bude robiť v tíme ATPG dizajne ASIC?

[DeepIC]

Vo návrhárskeho tímu ASIC, kto bude zodpovedný za ATPG? Front-end projektanta alebo back-end Designer?

 

[jazz_roa]

Front-end návrhári sú zodpovedné za ATPG, vedia, ako urobiť svojej konštrukcii spĺňajú požiadavky DFT. Mimochodom, niektorí back-end nástroje do opravy niektorých (hold-time) časový porušenie alebo upraviť vyhľadávanie reťazca routibility.

 

[eternal_nan]

Vo veľkých spoločnostiach, všeobecne je zvláštne DFT skupine, ktorá má na starosti vkladanie DFT súvisiacich s logikou a vytváranie vzorov skenovania (buď pomocou ATPG alebo funkčné vzory dumping). V malých firmách, ktoré som videl ako back-end a front-end ľudí to. Je to jednoduché, po väčšinu času. Záleží len na tom, kto má viac voľného času

 

[kermit]

Pls povedz mi, čo nástroje na vytváranie atpg testovací vektor?

 

[jobnom99]

tam sú niektoré nástroje pre atpg. ale alomost pepple použiť ako nástroj pre mechy. 1. Synopsys test_compiler (do 2001,08 verzia) Synopysys testgen Synopsys TetraMax (teraz) 2. Syntest 3. VeriTest 4. mentor DFT architektúra

 

[sandusty]

PM, Product Manager, je zodpovedný! On (PM) pridelený niekto chce robiť prácu ..

 

[rod_wu]

Kto vie, kde je možné získať "Synopsys TetraMax" softvér? Vďaka

 

[davorin]

1. Off-topic! 2. Spýtajte sa Synopsys na miestne obchodné zastúpenie ...

 

[wang1]

[Quote = jobnom99] Existuje niekoľko nástrojov pre atpg. ale alomost pepple použiť ako nástroj pre mechy. 1. Synopsys test_compiler (do 2001,08 verzia) Synopysys testgen Synopsys TetraMax (teraz) 2. Syntest 3. VeriTest 4. mentor DFT architektúra [/quote] ATPG nástroj Ment0r by mala byť F @ stscan na plný alebo takmer plný scan, f / l / extest patitial pre skenovanie.

 

[gerade]

DFT problém by mal byť kryt v celom toku 1.testing ten bude mať skúšku koncept na začiatku 2.then To je plánované Fe Guy (obvykle špecifikovať osoba bude zodpovedná za to) 3.Provádět toto poňatie v návrhu 4 . Koniec koncov RTL konca, beh cez vkladanie reťazca skenovanie a ATPG pokrytie spätnej väzby slabé miesto na RTL návrhári k zlepšeniu pokrytia. ak je to, čo viem, a som si istý, že nech už bude aj niektoré úvahy o ATPG od začiatku

 

[amjad]

Cadence testbench je ďalší nástroj ATPG

 

[troops]

Synopsys: tetramax mentor grafika: DFT Jedná sa o výkonné .....

 

[ken_ooi]

Jeho závisí na ASIC metodiky a tokov realizovať spoločnosť. To môže byť: - špeciálne DFT skupiny zodpovednej za vkladanie testovací okruh a ATPG. - FE dizajnér zodpovedný za zavedenie skúšobného obvodu, DFT Design kontrolu a pokrytie testy a testovacie inžinier zodpovedný za plnú ATPG.

 

[visualart]

Myslím, že sa musí ATPG nezávislé na akomkoľvek inom partts, musí to urobiť touto skúseností inžinier.

 

[melonpy]

ATPG vzor môže byť podaná až po čip tapeout Pred montážou a hmotnosti pre. Jedná sa o relatívne nezávislú krok. Ale skenovanie vkladanie, Bist a hraničné kontroly, musia byť považované od začiatku projektu.

 

[zzy_zy]

Do Synopsys TetraMax môže byť použitý pod WindowsXP?

 

[elektor]

No. Len Unix / Linux stroj. S pozdravom ELEKTOR

 

[pamulurureddy]

Teraz dní je samostatné tím DFT a oni sa o to postará

 

[haosg]

Samozrejme, že FE sú responsibel pre ATPG, ale netlist by mal byť po apríl

 

[pamulurureddy]

Áno, som s vami súhlasil. predné inžinier zodpovedný len ale z môjho projektu, nerobíme nejaké veci s DFT.