kladné napätie hradla v J-FET

[The Joy of Electronics]

Ahoj ... Ako u vieš, v normálnom režime prevádzky J-FET brány napätie by malo byť negatívne. Ale zariadenie môže fungovať, keď sú vráta napätie pozitívne menej ako 0,5 voltov, kde brána kanál dióda nie je ešte úplne ďalej. Pozitívne napätie v ecess tejto hodnoty je zakázané, pretože môže dôjsť k poškodeniu prístroja. Teraz je otázkou, prečo taký napätie dôjsť k jeho poškodeniu. Nie je to rituál, že brána tvorí diódu s kanálom? Je to dióda jeden konkrétny? Vďaka za odpoveď ur vopred!

 

[ieropsaltic]

No, nie som si istý tranzistora škoda, ale základná myšlienka PF J-FET tranzistor je modulačné prúd prechádzajúci z mozgov do zdroje použité napätie brány (v skutočnosti, to je myšlienka takmer všetkých tranzistorov ). To je prevedené pomocou variácií kanálu šírky, ktorým prúd prechádza formulára mozgov do zdroj vyčerpania oblasti obrátil PN kvôli napätiu hradla (šírka vyčerpania je úmerný koreň napätia). ideálnom prípade je nutné, že žiadny prúd prechádza zo zdroja alebo kanalizácie do brány. Ak použijete dostatočne kladné napätie k bráne, aby križovatke vpred ovplyvnená, prúd môže prejsť priamo od zdroja (mozgov) do brány a vráta napätie nebude kontrolovať odtok, zdroj prúdu, tak sa J-FET fungovať ako tranzistor.

 

[The Joy of Electronics]

[Quote = ieropsaltic] No, nie som si istý, o tranzistora škoda, ale základná myšlienka PF J-FET tranzistor je modulačné prúd prechádzajúci z mozgov do zdroje použité napätie brány (v skutočnosti, to je Myšlienka takmer všetky tranzistory). To je prevedené pomocou variácií kanálu šírky, ktorým prúd prechádza formulára mozgov do zdroj vyčerpania oblasti obrátil PN kvôli napätiu hradla (šírka vyčerpania je úmerný koreň napätia). V ideálnom prípade je nutné, aby žiadny prúd prechádza zo zdroja alebo kanalizácie do brány. Ak použijete dostatočne kladné napätie k bráne, aby križovatke vpred ovplyvnená, prúd môže prejsť priamo od zdroja (mozgov) do brány a vráta napätie nebude dlhšie kontrolovať odtok-source prúd, tak bude J-FET fungovať ako tranzistor. [/quote] Prepáč, ale myslím, že u zabudol Hlavným bodom mojej otázky. Mimochodom, ako som povedal predtým, než s diódou brány kanála mierne vpred ovplyvnená napätie hradla určite ovláda odtok-source prúdu.

 

[Kral]

Radosť Electronics, Gate-Source križovatky sú malé. Brána prúd exponenciálne rastie s napätím. Ak je aktuálna sa stáva príliš, bude teplota v oblasti gate-soruce diódy sa dostatočne vysoká, aby poškodeniu spojenie. ide, Kráľ

 

[diemilio]

Práca JFET s pozitívnym VGS nepoškodzuje zariadenia, stačí sa uistiť, že stratový výkon (IDS * VDS + IG * VGS) neprekročí zariadenia max pre hodnotu. Nezabudnite, že ak budete mať rastúcu VGS, že IG exponenciálne rastie (spôsobí, že koncentrácia by foward skreslená), čo si Stratový výkon dramaticky zvyšovať. Ako by ste mali vedieť, je RF MESFETs používajú s kladnými hodnotami VGS, a ich práca je v pohode. Viem, že JFETs a MESFETs sú fyzicky odlišné, ale nezabudnite, že ich Elektrické vlastnosti sú veľmi podobné. Dúfam, že to pomáha, diemilio