Je po rozložení simulácia povinné?

[memsgg]

Ahoj, mám návrh IO pomocou operačného zosilňovača bunky z CDK, ale CDK nemôže robiť po rozložení simulácie vrátane operačný zosilňovač bunky, moja quetion je: 1. Nechcem navrhnúť operačný zosilňovač sám, je tu žiadne problémy s použitím operačného zosilňovača bunky z CDK? 2. Čo je postlayout predovšetkým? Myslím, že je pre kondenzátor a odpor paracitics, je to správne? 3. pracovná frekvencia je nižšia ako 10 kHz, musím urobiť po rozložení simulácie pred tapeout? Vďaka vopred Yong

 

[MSSN]

[Quote = memsgg] 2. Čo je postlayout predovšetkým? Myslím, že je pre kondenzátor a odpor paracitics, je to správne? 3. pracovná frekvencia je nižšia ako 10 kHz, musím urobiť po rozložení simulácie pred tapeout? [/Quote] Áno, po rozložení je hlavne pre parazitné kondenzátory a odpory. Nie je to však musí byť, že je riskantné tapeout bez simulácie po rozložení, avšak u môžete pridať parazitárne kondenzátory a odpory na citlivé uzly v obvode ur kontrolovať vplyv na rozloženie parasitics na ur designu, ale to tiež nie je zaručené, že u vzali všetky rozvrhnutie účinky ur úvahy.

 

[memsgg]

Neviem, ako to urobiť teraz, Design kit používa Dracula ERC a LVS, ale nepodporuje po rozložení simulácie, ak môžem použiť ich operačný zosilňovač buniek. Je to divné? A myslím, že 10kHz je nízka, a parazitné kondenzátor by mal byť v poriadku, je to správne? Môže mi niekto pomoct? Díky moc

 

[acbalbason]

Dobrý deň! Snažil som sa po rozložení simuláciu, ale až potom, čo som vytvoril operačný zosilňovač sám. i dôkazom mojej vlastnej konštrukcie po extrakcie parazitných RC. sa snažil simulovať k dispozícii operačný zosilňovač je súčasťou sady. skúste navrhnúť jeden? - Al

 

[memsgg]

[Quote = MSSN] [quote = memsgg] 2. Čo je postlayout predovšetkým? Myslím, že je pre kondenzátor a odpor paracitics, je to správne? 3. pracovná frekvencia je nižšia ako 10 kHz, musím urobiť po rozložení simulácie pred tapeout? [/Quote] Áno, po rozložení je hlavne pre parazitné kondenzátory a odpory. Nie je to však musí byť, že je riskantné tapeout bez simulácie po rozložení, avšak u môžete pridať parazitárne kondenzátory a odpory na citlivé uzly v obvode ur kontrolovať vplyv na rozloženie parasitics na ur designu, ale to tiež nie je zaručené, že u vzali všetky rozvrhnutie účinky ur úvahy. [/quote] Ale myslím, že frekvencia je veľmi nízka, 10kHz, takže je zbytočné robiť postlayout simulácie, je to správne?