Hodiny pre generovanie DQS signál STROBE v DDR RTL

A

avantika10

Guest
Zdravím všetkých, som pochybnosti pri vytváraní DQS signál STROBE v DDR RTL. Malo by byť vytvorené aj pozitívne a negatívne hranou hodín. Moja otázka je, z hľadiska realizácie, používame generovaný hodiny, ktoré je negatívny globálny hodiny (alebo fázový rozdiel 180) to urobiť? Alebo sa dostaneme dva prichádzajúce hodiny, clka a clkb z dll na to? ktorý z nich je lepší? Vďaka.
 
K dispozícii sú 2 spôsoby, ako hodiny flop DDR je Nižšie obrázok ukazuje rovnakú som bežne používajú meniče vnútri IOB obrátenie hodiny a pracoval pre mňa bez problémov. Mám cieľ testované môj návrh až do rýchlosti 166 MHz hodín. Ide o KiB [/img]
 
Alebo si môžete urobiť konečné uvedenie na CLK beží na dvojnásobok frekvencie, a to SDR-> DDR prevodu pred tým.
 
[Quote = avantika10] Zdravím všetkých, som pochybnosti pri vytváraní DQS signál STROBE v DDR RTL. Malo by byť vytvorené aj pozitívne a negatívne hranou hodín. Moja otázka je, z hľadiska realizácie, používame generovaný hodiny, ktoré je negatívny globálny hodiny (alebo fázový rozdiel 180) to urobiť? Alebo sa dostaneme dva prichádzajúce hodiny, clka a clkb z dll na to? ktorý z nich je lepší? Vďaka. [/Quote] Ahoj, Ak používate FPGA implementovať, môžete si DCM vytvoriť fázový rozdiel 180. Ale pre ASIC, myslím, že používať posedge a negedge na zachytenie dát. Vďaka. Thaks.
 
Ahoj, ja som sa uskutočňuje v FPGA. musí byť v ASIC. to je problém. Ak je jeho v FPGA, môžem použiť 2x hodiny z DCM a pokúste sa použiť namiesto svetového času. Takže, ja nemusím hľadať pre oba okraje. Od svojho v ASIC, ja som pri pohľade na alternatívne metódy vykonávania RTL.
 
DLL bude drahšie. Musíte DLL len vtedy, ak každá hrana veciach (ako prichádzajúce DQS), a tam je rozdiel v priebehu Ak obráťte sa, alebo sa 180degree fázový posun. Ak máte voľný čas beží, myslím, že môžete ísť rovno na negedge na hodiny. Ale ak navrhujete prichádzajúce fáze, pracuje na DQS zaslané DRAM na vás, musíte byť opatrní. Môžete použiť negedge tam taky, ale nemáte veľa z nich. Tam je presne jedna hrana na dátových bitov, takže ak máte k re-zachytiť na blesk, potom by ste mali použiť DLL alebo pridať veľa vyrovnávacej pamäte oneskorenie vytvoriť nulové cyklotrás.
 

Welcome to EDABoard.com

Sponsor

Back
Top