[Help] Čo je zlé na tento okruh?

[8k-rom]

V tomto obvode, chcem sa dostať Y = 0, keď v = 1 & CLK = 1. CLK je impulz s PW = 20ns na začiatku, signál je nízky (v = 0) a Y = 1, takže M1 M2 off, M3 ~ M6 na. Keď signál previesť na vysoké (1), a Y = 0, takže M1 M2, M3, M6 ~ off. V tomto prípade bol odpojený a CLK a na vstupné svorky NAND sú vysoké, takže Y = 0. Ale po simulácie hspice, výsledok nie je dokonalý vôbec .. Neviem, prečo? Kto mi môže dať nejaké tipy?

 

[red_boy]

Keď Y je vysoká, všetci switchs sú otvorené. V ČLK a nemôžu byť prevedené zapnúť. Takže stav obvodu je uzamknutý.

 

[8k-rom]

[Quote = red_boy] Ak Y je vysoká, všetci switchs sú otvorené. V ČLK a nemôžu byť prevedené zapnúť. Takže stav obvodu je uzamknutý. [/Quote] Som sorry.I ešte prišiel na to vaše význam. Povedzte mi viac informácií plz ... keď y = 1, tak M3 ... M6 sú na, a M1, 2 sú mimo ... tak prečo a ČLK nemôže byť preložený prepínač ...?

 

[Fom]

V tomto prípade je IN a CLK bol odpojený a na vstupné svorky NAND sú vysoké, takže Y = 0.

Oni nie sú odpojené. Máte dióda od mozgov do zdroja. Zmena nwell pripojenie k PMOSl VDD miesto zdroje.

 

[8k-rom]

[Quote = LF]

V tomto prípade je IN a CLK bol odpojený a na vstupné svorky NAND sú vysoké, takže Y = 0.

Oni nie sú odpojené. Máte dióda od mozgov do zdroja. Zmena nwell pripojenie k PMOSl VDD miesto zdroja. [/Quote] Thx .... To je v poriadku teraz! Nikdy som považoval rozdiel medzi týmito dvoma pripojenie.