Hľadáte VHDL vykonávať pozerať dopredu zmija 64 bitov

[al_extreme]

Môže mi pomôcť sombody hľadám kód prevedení pozerať dopredu zmija 64 bitov vo VHDL. Vďaka za pomoc

 

[Ace-X]

Myslím, že 64-bit CLA výbava je dobrý nápad vzhľadom na veľmi komplikované výrazy pre vytváranie a šírenie signálu. Odporúčal by som použiť osem 8-bitových CLA zmije s ďalšou skupinou množia a vytvárajú signály ako stavebný kameň pre 64-bitové sčítačky. Tu je príklad z @ @ LTER stránky: Knižnica IEEE, použitie ieee.std_logic_1164.ALL, ENTITY c_l_addr je port (x_in: V std_logic_vector (7 downto 0); y_in: V std_logic_vector (7 downto 0); carry_in: IN std_logic; Súčet: OUT std_logic_vector (7 downto 0); carry_out: OUT std_logic), koniec c_l_addr, ARCHITEKTÚRA správanie OF c_l_addr je signál h_sum: std_logic_vector (7 downto 0); SIGNAL carry_generate: std_logic_vector (7 downto 0); SIGNAL carry_propagate: std_logic_vector (7 downto 0); SIGNAL carry_in_internal: std_logic_vector (7 downto 1); BEGIN h_sum