Existuje nejaký časový vykonáva v raných fázach návrhu flow?

[vreddy]

Existuje nejaký časový vykonáva v raných fázach návrhu flow? v podlahe a moc plánovanie? Podľa môjho názoru neexistuje žiadny časový vykonáva v počiatočnej fáze návrhu, ale tento bol položený v jednom z interview ..... pomôžte mi ......

 

[straw]

Áno, tam

 

[vreddy]

slamy, u povedal, že je čas vykonať v ranom štádiu návrhu počas Plán a powerplan môže u dopracovať plz ......

 

[shankarmit]

Urobíme prelayout STA analýzy pred začatím projektu.

 

[quan228228]

Tiež nastavenie časovania obmedzenia na design, kedy syntéza. Načasovanie je prvá vec, premýšľať o tom, zo chip definície, ako rýchlo beží čip. To je najdôležitejšie výkon čipu. Načasovanie (hodiny) určuje použitie 0,13 alebo 0,09 tech tech alebo v knižnici atď quan228228

 

[eeeraghu]

Časovanie v raných fázach návrhu? vzhľadom na to, čo (pre porovnanie) sa to robí?

 

[skymusic]

V porovnaní s STA v syntéze, žiadny presnejší parasitics byť získaná. Výsledkom časové analýzy v Plán je podobná ako v syntetizovať. STA nie je potrebné vo fáze plánik, s výnimkou oddielu.

 

[pratap_v]

Áno, je načasovanie analýza uskutočnená pred RP a umiestnenie. To sa nazýva Zero RC stretnutia. V skutočnosti to však len za použitia buniek meškanie informácií, a nie do úvahy čisté meškanie.