digitálny filter designu

[karmasusila]

ahoj .. Bol som požiadať o návrh číslicového filtra pomocou FPGA pre svoje bakalárskej práce .. Je to typicky konštrukcie pomocou DSP procesoru .. Kde by som mal začať VHDL ako cudzinec pre mňa ..:|:| môže mi niekto pomôcť, prosím:? Idea:

 

[sree205]

Dobrý deň, http://www.opencores.org/browse.cgi/by_category Pozrite sa do kategórie základnej DSP

 

[Andi_eti]

Tento dokument vám pomôže: D

 

[anand_biomedical]

Hele, ja hav pdf súbor, ktorý popisuje návrh IIR a FIR filtrov v FPGA. Neviem, ako sa pripojiť súbor PDF. Posielam Vám spojenie s heslom. dúfam, že to pomôže. Časť 1: h ** p: / / rapidshare.de/files/8031212/Digital_Signal_Processing_with_FPGA.part1.rar.html, part2: h ** p: / / rapidshare.de/files/8033135/Digital_Signal_Processing_with_FPGA.part2.rar.html pw : www.AvaxHome.ru

 

[karmasusila]

díky moc .. Naozaj si toho vážim.

 

[rsrinivas]

Dobrý deň, mám jednoduché a účinné riešenie vášho problému. Snažte sa dostať Študentské verzia MATLAB R14SP2 (verzia 14 Service Pack 2) Je k dispozícii na internetových stránkach firmy MathWorks. ( www.mathworks.com ), nainštalujte ho. Typ fdatool v príkazovom riadku. u získate miestne grafické užívateľské rozhranie, v ktorom môže navrhnúť u filtra. U potrebujú HDL! je to tam. Quantize filter stlačením tlačidla Quantize. Prejsť na ciele - vytvoriť HDL vybrať Verilog alebo VHDL u Získať kód dať do FPGA. Čas na to? max 1-2 týždeň !!!!!!!!!!!!! na zdravie Srinivas

 

[lawrence_idol]

Pošlite mi e-mail .. Pokiaľ nemáte záujem o somemore som veľa zdrojov

 

[karmasusila]

[Quote = rsrinivas] Dobrý deň, mám jednoduché a účinné riešenie vášho problému. Snažte sa dostať Študentské verzia MATLAB R14SP2 (verzia 14 Service Pack 2) Je k dispozícii na internetových stránkach firmy MathWorks. ( www.mathworks.com ), nainštalujte ho. Typ fdatool v príkazovom riadku. u získate miestne grafické užívateľské rozhranie, v ktorom môže navrhnúť u filtra. U potrebujú HDL! je to tam. Quantize filter stlačením tlačidla Quantize. Prejsť na ciele - vytvoriť HDL vybrať Verilog alebo VHDL u Získať kód dať do FPGA. Čas na to? max 1-2 týždeň !!!!!!!!!!!!! na zdravie Srinivas [/quote] Vďaka .. Snažím .. Možno by si mal byť môj SiFu ..: D: D [size = 2] [color = # 999999] Pridané po 1 minút: [/color] [/size] [quote = lawrence_idol] pošlite mi e-mail .. Pokiaľ nemáte záujem o somemore som veľa zdrojov [/quote]: arrow: karma_susila@yahoo.com rád, že počujem od vás čoskoro ..: D

 

[rsrinivas]

Ahoj karmasusila Nie som dobrý @ pochopenie skratiek. Čo je Sifu ... ?? na zdravie Srinivas

 

[echo47]

Sifu znamená Majster alebo učiteľ: http://en.wikipedia.org/wiki/Sifu

 

[Bob_C]

Google pre ONEoverT

 

[roykyn]

skúste MATLAB ....: idea: