DFT prietoku?

[always@smart]

Mohol by niekto mi sprievodca Design pre test prietoku ASIC? aké nástroje sa majú použiť? Ďakujeme, že ste sa týka: P

 

[always@smart]

To, čo som kedy videl a zažil, je Syn * psys DC Buïte vo vedení vložení scan, ale pls povedzte mi viac záchvat DFT, metodiky a čo .........

 

[joe2moon]

DFT je skratka pre designu pre test! Takže najdôležitejšie zo všetkého je: "Vezmite do úvahy pri teste robí design!" EDA nástrojov, ako sú DFT C0mpiler $ yn0psys, Ment0r je DFTAdvisor, alebo $ yntest Virtual Sc @ n, môžu poskytovať len "štruktúrovanú DFT" riešenie --- skenovanie za seba dizajn. PS: Účelom vkladanie skenovanie reťazca je, aby sa viac ATPG úloha jednoduchšie. (Vzhľadom k tomu, sekvenčné ATPG nie je ľahká úloha a test pokrytia môže byť veľmi nízka.)

 

[joe2moon]

*** Plán pred popravou *** -------------------------------- design: Design plán Overovanie: Kontrola plánu skúšok : Skúšobné plán -------------------------------- design plán: funkcie, časovanie, výkon a tak ďalej. Verifiation plán: overovanie použitej metodike, pokrytie kódu, funkčné pokrytie, ... Testovací plán: testovacej stratégie používané, testovací režim definície pokrytie testy, poruchy pokrytie -------------------------------- stratégie testovania * Pamäť: - Bist: Bist algoritmus, ako marca, ... - Ostatné: * analógové bloky: - PLL: - ADC - DAC: Digitálny bloky: - Funkčné testovanie: (-> Spustiť simuláciu chyba, alebo nie) - ATPG + skenovanie # # úplnej kontroly čiastočné skenovanie * Celý čip: - Boundary Scan - -------------------------------- Pozri aj nasledujúce: "Znížiť náklady na testy počas vývojového cyklu" www.eedesign.c0m/story/OEG20030616S0108

 

[joe2moon]

Niektoré z nástrojov EDA: www.mentor.c0m/dft/products.html - BSDArchitect - Boundary Scan - DFTAdvisor - test syntéza - Dva zásobníky - ATPG - LBISTArchitect - logika Bist - MBISTArchitect - Pamäť Bist - TestKompress - test kompresie www.syntest.c0m/ - DFT-PRO Plus - komplexný balík DFT Nástroje - VirtualScan - Virtual skenovanie syntéza a ATPG - TurboBIST - vstavaný autotest - TurboBSD - Boundary Scan - TurboCheck - testovateľnosti analýza - TurboFault - porucha simulácia www.logicvision.c0m/products/index.html - Chip test Zostavte - Boundary Scan - Logic Bist - Embedded IP test - IC pamäť Bist - Embedded test pamäte - PLL Bist - Embedded PLL test www.synopsys.c0m/products/test/test.htm - BSD Compiler - Boundary Scan - DFT kompilátor - test syntéza - TetraMAX ® ATPG - ATPG

 

[jobnom99]

To je moje Synopsys DFT prietok 1. HDL designu zvažovaní testovanie ==> si môžete prezrieť Synopsys RTL TESTDRC získate DFT prekladač ==> Pamäť: Pamäť Bist logika vloženie 2. Syntéza vzhľadom Scan: DC kompilátor ==> kompilovat-scan (skenovanie s pre_compiled) ==> tohto príkazu, aby F / F ==> vyhľadávanie F / F ==> check_test alebo check_dft: Skontrolujte DFT Porušenie pravidla 3. SCAN vloženie & make reťazec: Synopsys DFT prekladač ==> insert_scan alebo vložiť DFT ==> tohto príkazu vykonať kontrolu reťazovej samozrejme musíme cofigure vyhľadávania reťazca 4. BSD (JTAG) vkladanie s Synopsys BSD prekladač ==> insert_bsd ==> môžete vložiť JTAG pred syntézy. ==> Vytvoriť BSD vektor s BSD prekladač 5. ATPG s Synopsys Tetramax ==> aby ATPG vektor Tetramax ==> sa chyba presné rozdelenie ==> Ak chcete, môžete fault_simulation. 6. Simulaiton (ATPG, MBIST, JTAG) ==> simulovať všetky vektor s simulátore (ncsim alebo vcs alebo iné)

 

[joe2moon]

>>> Si môžete prezrieť Syn0psys RTL TESTDRC získate DFT kompilátor z mojich skúseností, v dôsledku RTL DRC nie je tak dobrá,. Tzn. korelácia medzi (RTL), Konžskej demokratickej republiky a Konžskej demokratickej republiky s bránou na úrovni netlist nie je tak blízko. -------------------------------------------------- ------------------------------- Len pre vašu informáciu: Dataquest FY 2001 ATPG trhu Mentor Dva zásobníky (61%) Synopsys TetraMAX ( 31%) ostatné (8%) Dataquest FY 2001 Test vkladanie trhu Synopsys DFT kompilátor (91%) Mentor DFT poradca (7%), ostatné (2%), h ** p: / / www.deepchip.c0m/items/snug03- 12.html

 

[nozone]

ktorý z nich je lepší, teraz už len z DFT ment0r

 

[joe2moon]

Pre vloženie reťazca scan: Je beeter šiť reťazca scan v prostredí Fyzikálne C0mpiler je. Vzhľadom k tomu možno považovať fyzické umiestnenie pri reťazenie. Takže v tomto domaim, DFT C0mpiler vyhrá. [Vyvolať DFT C0mpiler od fyzických C0mpiler] ------------------------------------------ ------------------------------------ Pre ATPG: generovanie a vzor kompresie Zdá sa, že sa Ment0r beeter práce. -------------------------------------------------- ----------------------------