A
ashishjain_1000
Guest
Dobrý deň, mám question.Static fáze chyby spec zmysel iba v uzamknutej PLL výstupnej podmienky, tj CP napätie v uzamknutom stave, alebo je potrebné skontrolovať @ 0 a Max CP výstupné napätie? Prosím, komentár v tomto smere ... S pozdravom, Ashish.