CMOS logická hradla a digitálnych obvodov 0.18 procesu

[bmwin]

Dobrý deň, V mojom návrhu je digitálny ovládací časť, a tak sa chcem spýtať na digitálne design [color = blue] CMOS 0.18 procesu. Ja som teraz pomocou Cadence 5141 [/color] [color = blue] Ako je to s W a L, keď navrhujeme logická hradla taký ako:. Menič, NAND2, NAND3, NOR, XNOR, ... a ďalších častí? [/color] Existuje nejaký štandard pre tieto? Môžete mi povedať nejaké skúsenosti, keď sme návrh digitálny časť v procese CMOS? Veľmi vám ďakujem a dovidenia. BMWIN.

 

[evilguy]

zvyčajne v digitálnej logiku, designer vždy používať štandardné mobilné poskytuje na zlievarni. Zlieváreň sa obvykle uvádza vo svojej PDK typu logických hradiel, či brány boli optimalizované pre rýchlosť, nízka alebo oblasti. Ak potrebujete urobiť vlastný dizajn, minimálna veľkosť je dobré dosiahnuť vyššie rýchlosti. ale viem, pomocou štandardných buniek je oveľa jednoduchšie a rýchlejšie ako vlastný dizajn. -Evilguy-

 

[forkschgrad]

To je pravda. Je to celkom zložité konštrukcii digitálny logické kvôli zložitosti stavby. Je potrebné starostlivo obvodu simulácie a analýzy.

 

[bmwin]

Ja používam Všeobecné PDK, ale bohužiaľ to nemá digitálny štandard buniek. Dúfam, že každý dá mi nejaké iné rady. Díky moc.

 

[hr_rezaee]

Ahoj použiť eMule. ide o

 

[raduga_in]

Ďalšie informácie nájdete v priloženom dokumente .. To vám dáva na výber methdology perticular W a LS brány pre konkrétne zaťaženie. Táto metodika je známa ako metóda "logické úsilie", pekne sa daný Ivan Sutherland knihu a trochu v knihe Jana Rabe je.

 

[raduga_in]

Btw, v oblasti digitálneho dizajnu musíme udržiavať minimálne dĺžky možné, aby sa využiť plnú rýchlosť technológie ..

 

[floatice]

W a L logický obvod je funkcia rýchlosti a load.You môže si ich starostlivo simulácie.

 

[bmwin]

na raduga_in: Prečítal som si dokument a našli nejaké knihy, ako sú: CMOS logiky obvodu [John P. Uyemura, Springer] ... Je to naozaj zložité navrhnúť viacstupňové obvodu v procese CMOS. Ja som ešte len začína s analógovým dizajnom a nemám toľko času pre tento projekt. Takže sa budem snažiť nájsť [color = blue] Process Design Kit pre 0.18 proces, ktorý zahŕňa logiku štandardné bunky [/color] k hr_rezaee:. Môžete mi povedať meno PDK vyššie? Dúfam, že čoskoro dostanete rady. Ďakujem mnohokrát.

 

[evilguy]

Som len trochu pliesť. Ak chcete navrhnúť analógové alebo digitálne okruh? alebo zmiešaný signál obvodu? Pri navrhovaní so zmiešanými signálmi, čo môžem odporučiť, je, že digitálna časť, môžete navrhnúť VHDL alebo Verilog. simulovať. potom pomocou vhodného nástroja môžete ľahko previesť design rozvrhnutie pomocou štandardných buniek, ktoré ste spomenuli, že. Nikdy som to predtým, pretože som sa na zákazku mojej dispozície, ale počul som, že je možné urobiť.

 

[bmwin]

Ďakujeme, že u, evilguy. Chcem navrhnúť zmiešaných signálov. 8-bitov integrácie (dual-svah) A / D prevodník. V tomto prevedení sú analógové časti (integrátor, komparátor, bandgap napätie referencie) a digitálnej časti (čítače, západky, register, switch ,...) Budem sa snažiť cestu, pretože je to naozaj ťažké používať vlastné digitálne časť spôsobom na tomto projekte. Súhlasíte s tým? [Size = 2] [color = # 999999] Pridané po 10 minútach: [/color] [/size] Pri rovnakej príležitosti, môže niekto dať mi nejaké dokumenty sa vzťahujú k [color = blue] 8-bitov integrácie (dual-svah ) prevádza AD design [/color]? predovšetkým digitálna ovládacia časť a 0.18 procesu Díky moc. Ide.

 

[evilguy]

[Quote = bmwin] Pokúsim sa svojej ceste, pretože je to naozaj ťažké používať vlastné digitálne časť spôsobom na tomto projekte. Súhlasíte s tým? [/Quote] Áno, je to nepraktické, ak ste na zákazku digitálnu časť, pretože digitálny časti sa skladajú z mnohých tranzistorov. aj na zákazku mojej dispozície, pretože až do teraz môj okruh je čisto analógové. veľa šťastia.

 

[Teddy]

Čo tak sa prihlásiť do ARM.com a dostať sa cez ne?

 

[adpot]

Snažím sa navrhnúť registra, ktorý pracuje na 6 GHz ... Skúšal som rôzne veľkosti pre tranzistory ..., ale funguje to maximum je 1 Ghz ..... Ja používam 0.18um CMOS technológiu ..... Ja viem, je minimálna veľkosť, ktoré môžu byť použité v 0,18 270N technológie. .. môže u pomôžte mi ..

 

[husseinadel]

Keď máte v úmysle navrhnúť ovládacie prvky pre určitý blok, s najväčšou pravdepodobnosťou analógové alebo RF, môžete použiť štandardné mobilné knižnicu pre danú tech. aby bolo možné optimalizovať sami v rozvrhnutie, alebo sa doesn `t za to stojí RTL na to, môžete hľadať artisian, spoločnosť, ktorá sa std článkov pre rôzne technológie.

 

[ravitest]

postupujte podľa nasledujúcich kniha digitálny dizajn Hodges, nie som si istý titul, ale autor je správne.

 

[adpot]

Čo znamenajú u optimalizáciou v rozvrhnutie? Nerobím rozvrhnutie .. Ja som iba návrh schémy ... 32 bitov registra .. aby som bol presný sériový vstup paralelný výstupný register .. je len časť mojej kompletnej projektovej ...