Chyba pri pokuse o použitie čakať v ISE 8.2i

[mmoctar]

Pracujem s ISE 8.2i, a keď sa pokúsim využiť čakať, mám Chybová správa, Ako to urobiť?

 

[echo47]

Syntezátor nepodporuje "čakať", pretože dnešný FPGA a CPLD neobsahujú hardware pre realizáciu ľubovoľné časové oneskorenie. Namiesto toho môžete vytvoriť digitálny časovač pomocou sekvenčné logické, ako pult. Môžete použiť "čakať", v bench simulačný test. Súvisiace info: http://www.xilinx.com/xlnx/xil_ans_display.jsp?getPagePath=14377

 

[mmoctar]

Niekedy, keď som vytvoril nové VHDL modul, ISE Nepýtajte sa ma, či je to pre simuláciu a implementáciu, v karte Zdroj nenachádzam modul, a v procese karte nenachádzam syntézu funkcie a ďalší dôvod, prečo ?

 

[thamarai]

syntezátor doesnt syntetizovať čakať vyhlásenie