[B] Riadiace DDR alebo SDRAM POUŽITIE FPGA [/ b]

[TERRYWU3]

Vážení: Chcem riadiť DRAM využitie FPGA pre vysielanie / príjem digitálnej video dáta z čipu video kodekov a musí mať čítanie / zápis IT .. Kto mi môže dať ruku. Alebo mi dať nejaké riešenie / dokument alebo príklady v súbore VHDL .... NAOZAJ VĎAKA ^ _ ^ My Email: terrywu3@yahoo.com

 

[juripero]

Obaja @ ltera a Xilinx majú vynikajúce aplikačné poznámky a voľný VHDL kódy pre radič pamätí DDR. Len to hľadanie na svojich stránkach.

 

[cube007]

Dobrý deň, pozrite sa na http://www.opencores.org/projects/ zadarmo radič jadra. By, cube007