Anybody sa používa X! Linx Ch! PScope?

M

maestor

Guest
Ahoj, má niekto používa ChipScope a môže dať nejaké tipy / názory na to? cena, zložitosť, dokumentácia ... THX-maestor
 
Dobrý deň! Je ľahké s ním pracovať, stačí ísť througt xapp. To je užitočné, ak ladenie malé návrhy, a keď máte Bram voľných zdrojov. Môžete si ho zadarmo dl webu Xilinx @. Všetky podklady, ktoré potrebujete, je na internete. Veľa šťastia, Bart
 
ChipScope je veľmi užitočné pri ladení aplikácie, alebo dokonca pre kontrolu integrity doske. Ale ak máte málo zdrojov, Bram BUFG a potom budete mať problémy. Na záver je logické, že musí byť umiestnené a smerované. Mal som zlé skúsenosti pri práci s Virtex-E s bufg použiť (jeden je potreba / odporúča pre hodiny JTAG) a zariadenia, zamestnanie o 40% a ja nie succed.
 
1 - môže každý subjekt vysvetľuje 1, 2, 3 Ako sa chipscope ladiť môj návrh 2 - V mojej dsign iam pomocou Spartan II 200K pripojenie k XC18V02 teraz, keď prepojiť Iam JTAG paralelný kábel IV by som mal pripojiť na ples JTAG portu alebo Spartan JTAG port?
 
Každý dobrý dokument pre vedenie pomocou CHipscope? Užívateľská príručka je príliš dlhý ... Vďaka,
 
[Quote = Vonn] 2 -? Podľa môjho dsign iam pomocou Spartan II 200K pripojenie k XC18V02 teraz, keď prepojiť Iam JTAG paralelný kábel IV by som mal pripojiť na ples JTAG portu alebo Spartan JTAG port [/quote] tieto prístavy by mali byť sedmokráska priputany spolu, nie samostatné, by nie? Git
 
Je to nutné? Použil som samostatné porty a IAM prostredníctvom portu PROM na stiahnutie bitstream na to, potom po zapnutí napájania PROM konfiguráciu FPGA Je nejaký problém v tomto dizajne? Prosím, potvrďte
 
Nie je problém s tým, ak ja viem, ale je to neobvyklé - ste zahodili možnosť využiť JTAG skúmať váš návrh za cenu zmeny vedenia.
 
Ja to nechápem .. Čo myslíš tým "Ste zahodili možnosť využiť JTAG skúmať váš návrh za cenu vedenie zmeny." Znamená to, že nemôžem použiť čip rozsahu v tomto prípade? alebo čo?
 
Nie som si istý, pretože ja neviem, či ste odišiel žiadny prístup k JTAG portu na FPGA. Bez prístupu k JTAG FPGA určite nemožno použiť Chipscope. http://www.xilinx.com/ise/verification/chipscope_pro_sw_cores_6_2i_ug029.pdf Ak máte prístup k JTAG FPGA potom to naznačuje, máte dve JTAG konektory, jeden pre programovanie konfiguračných PROM, a iný pre FPGA boudary skenovania. Zdá sa mi divné, pretože, ako prejsť procesom konštrukcia iterácie programu -> debug -> program -> debug -> Konečný program, budete musieť neustále meniť svoje JTAG vedie z jedného konektora na druhú. Celý bod JTAG mať TDO a TDI je, že sa reťaze všetkých JTAG porty spoločne a svoje JTAG software potom môže vidieť všetky tieto zariadenia a umožní vám vybrať si, ktorú chcete pracovať. Git
 
Chápem, že by som mal prepnúť kábel JTAG porty na ples / FPGA pri programovaní / ladenie, pretože som samostatných portov ... O to, aby summerize v návode na čipe SopE, som založil tento PDF v Berkeley: w * w-inst.eecs.berkeley.edu / ~ cs150 / Dokumenty / ChipScopeDemo.PDF je to veľmi užitočné demo som sledoval, že písomné pokyny V tomto formáte PDF, ale mám problém, keď sa snažia Iam inšt súčasti ikona a ILA, že to nemôže byť synthized, ISE nemôže nájsť v žiadnom LIB? Generovanie Black Box pre komponent. Generovanie Black Box pre komponent. Aj keď som súčasťou knižnice UNISIM, použitie UNISIM.VComponents.all, môže každý subjekt pomôcť 8o
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top