Ako vytvoriť 10 kHz sínusový vo VHDL a jeho zobrazenie

E

engrbabarmansoor

Guest
Musím vytvoriť sine vlnu 10 kHz vo VHDL a zobrazenie na osciloskopu pomocou FPGA. každý subjekt môže mi povedať, ako na to?
 
FPGA sú digitálne prístroje. Preto budete potrebovať externý odpory zhrnúť výstupy. Predpokladajme, že niečo ako 8 bitov výstupných dát. Každý výstup PIN bude mať inú hodnotu odporu vážil. Pozrite sa R-2R rebrík siete na internete. Teraz musíte napísať štátny stroj, ktorý beží násobok 10 kHz a výkonu sa pohybuje 8 bitov dát takým spôsobom, aby generovať výstup signálu. Dalo by sa tiež miesto výkonu bytov do vnútorných ROM a potom už len prechádzať ROM adresy generovať krivky. Ak používate prístup ROM, môžete zmeniť výstupné tvarom vlny tým, že jednoducho mení ROM obsah.
 
U cant dostať sínusový priebeh s pomocou FPGA. Musieť používať u DAC pre ktoré
 
Ahoj, Pre generovanie Sine wave, u potrebné pripojiť digitálny k analógovému konvertora. U potreba nájsť hodnoty pre generovanie sínusového priebehu. Uplatňovať tieto hodnoty do DAC, potom kontrola referenčného napätia DAC. U môžete získať sínusový v CRO.
 
Dalo by sa výstup 10 kHz obdĺžnikového a prejsť cez externý analógový filter, ktorý odstraňuje všetky vyššie harmonické.
 
thnx všetkým, ale ja som povedal, používať PWM
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top