ako sa vysporiadať s testovacími pin SA V režime skenovania, keď to sta?

[honeyxyb]

ako sa vysporiadať s testovacími pin SA V režime skenovania, keď to sta?

 

[horzonbluz]

set_case_analysis 0 TEST_SE
set_case_analysis 0 TEST_MODE

 

[dddain_bramage]

> Ako sa vysporiadať s testovacími pin SA V režime skenovania, keď to sta?

V scan-mode, ste simulujúcej "Load / Unload" alebo "capture" cyklu?V závislosti na vašom DFT-vkladanie nástroje / metódy, ktoré môžu byť časové rozdiely medzi zachytávania a Load / Unload cyklov, takže je najlepší čas analyzovať osobitne.

Napríklad,

# CTE (Cadence spoločného časovanie motora) skript - pre inžinierov, ktorí veria
# Ptsh Synopsys / dcsh obmedzenia by nemala vládnuť svetu ...

# TEST_SE = 'scan-enable' kontrola (1 == SCAN, 0 == funkčné-mode)
# TEST_MODE = 'scan-mode' (alebo test-hold) ovládanie (1 == ATPG-je aktívny režim)
# TEST_MODE kontroly hodiny-muxes a ďalších obvodov strctures,
# TEST_MODE == 1 uvádza ASIC do 'externý test-kompatibilný'
# Prevádzka
#
# (Scan-štýl 'multiplexové' flipflop)

#
# SETUP (set_operating_conditions, set_clock_propagation, atď)
#

# 1) Analyzujte SCAN "Load / Unload" cyklu
# Vyložiť / zaťaženie cyklus umožňuje skenovanie reťaze-shift-data sériovo
# Prostredníctvom ASIC.

set_constant_for_timing 1 [nájsť-porty TEST_SE]; #
set_constant_for_timing 1 [nájsť-porty TEST_MODE]; #

report_timing ...; # vašu analýzu!

# 2) Analyzujte SCAN "capture" cyklu
# Vyložiť / zaťaženie cyklus umožňuje skenovanie reťaze-shift-data sériovo
# Prostredníctvom ASIC.

set_constant_for_timing 0 [find-porty TEST_SE]; #
set_constant_for_timing 1 [nájsť-porty TEST_MODE]; #

report_timing ...; # vašu analýzu!(Ak používate hlavný čas, nahradiť 'set_constant_for_timing' -> 'set_case_analysis')