Ako sa vyrovnať s high-Fanout sietí pomocou DC

[magicball]

Pre hodinové siete,
použijeme alokovania nástrojov pre generovanie hodinové stromu.Ako o ďalších high-Fanout sietí, ako je "reset" siete?

 

[jazz_roa]

Magicball,
Môžete použiť "set_dont_touch_network" príkaz na reset a hodinové signály vo svojom dizajne.

 

[magicball]

jazz_roa:

Mám na mysli by sme mali vytvárať "reset strom" layout pomocou nástrojov alebo stačí použiť DC na syntetizovať ty high-Fanout siete okrem hodinovej signálu.

 

[ultraunix]

Ahoj, som obvykle vygeneruje reset stromu pri rozložení.tak, ako jazz_roa navrhol som set_dont_touch na hodiny a reset.

 

[ramo]

V set_dont_touch_network príkaz je určený predovšetkým pre hodinové okruhy.Umiestnením dont_touch_network na hodiny objekte bránia sestavit z úprave hodiny pufra siete.
Môžete použiť "set_dont_touch_network" príkaz na reset design.
Ramo

<img src="http://www.edaboard.com/images/smiles/icon_lol.gif" alt="Laughing" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_lol.gif" alt="Laughing" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_lol.gif" alt="Laughing" border="0" />

 

[Nikto]

Nechajte to back-end nástroj, ktorý má najradšej.Inak môžete používať DC
balance_tree.Ale u polohy a nemajú žiaden reálny vodič nahrať dáta.
Takže to môže dôjsť k vilatoe niektorých načasovanie problém, ak pri starostlivosti o nej.
Našiel som súčasných knižníc z Hlavná lejárskym by mohol vytvoriť veľký fanda-out
ak u práve obmedzenia v trasistion čas na ich predvolené hodnoty (povedal 2ns).
Zaujímalo by ma, či je to skutočný konštrukčný pravidlo alebo len odhad designu pravidlo založené na lejárskym inžinier skúsenosti.

 

[SVTONY]

Vlastne to bude záležať, koľko buniek reset signálu sa chystá.
Ak sa chcete nechať synospys DC pridať buffer pre reset signálu,
použitie set_max_fanout 20 your_design, niečo takého.A
použite príkaz pre vloženie balance_buffer reset pufra po syntéze.

To je prístup, som použil v mojej minulosti design.

 

[shell3]

Vždy som si použiť "set_dont_touch_network" a nechať sa predajcu
resetovacího stromu.Spôsob použitia reset v designe budú mať vplyv
resetovacího vykonanie.Hlavné využitie reset je prevendo "X"
počas simulácie.
I to je najlepší spôsob, ako vykonať reset logiky je použitie globálnych
asynchronní reset (RESET PIN) bude všetko na najvyššej úrovni modulov
Váš design.Teda, každý modul vytvárať miestne synchroneous reset
vo svojej vlastnej hodiny domény.Použitie dvojitej-odberov a majú async.
reset pripojený async súbor alebo jasné pin z dvoch flip-flop.Pripojenie
D pinový HI a LO (Podľa polarity resetovacího potrebujete)
Hodiny a pripojiť k hodinovej domény, pre ktoré je reset, ktoré majú byť použité.

 

[S0933263236]

Hodiny-strom syntéza / optimalizujete nástroje "v smere hodinových ručičiek" z Celestry môže synthsize nielen clock-strom, ale aj vysokú Fanout čistej (tj Reset net).<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Veľmi Happy" border="0" />