Ako sa vyhnúť zámok sa problém?

K

katrin

Guest
Mám otázku týkajúcu sa západkou sa problém. Prečo sa hovorí, že LATCH-up môže byť spustený, keď je [color = red] napätie na I / O pinov, ktoré presahujú dodávky koľajníc o viac než dióda pokles [/color]
 
[Quote = tom_hanks] Sledujte Zapojenie svoriek na odkaz http://dkengg.tripod.com/ Vďaka, Tom [/quote] som sa pozrel na tento odkaz, ale môžem sa spýtať, ktorý hovorí o Zapojenie svoriek latchup problém?
 
dáva štandardnému prevedeniu info ... o použití lathup strhnúť ...
 
[Quote = tom_hanks] dáva štandardnému prevedeniu info ... o lathup použiť rozbaľovacej ...[/quote] ospravedlňujem sa opýtať znova, sú tam štyri dokument PDF na tento odkaz, 8-bit lineárny data interpolátor čip Správa o 8-bit lineárny data asynchrónny sériový dátový čip interpolátor vysielač pomocou VHDL a Verilog plne vlastné CMOS 02:01 multiplexor pomocou SPICE som sa rýchlo pozrieť na týchto dokumentov, ale nenašiel som veľa informácií o LATCH-up. mohol by ste mi prosím povedať, ktorý dokument sa môžete odkazovať? vďaka
 
Verím, že by ste sa mali pripojiť n-dobre Vdd2 ako to má pozitívny zvlnenie. N-dobre sa chová ako základ parazitárnych PNP tranzistor a ak je negatívny vrchol príde v základnej nwell, potom to dá prepnúť na tranzistora PNP a prípadne udržať latchup. Ale pretože vrcholiť v Vdd2 je pozitívne, že PNP stále off, aj keď zvlnenie. Všeobecne sa môžete vyhnúť pomocou západky až stráž krúžkov. V podstate musíte poskytnúť množstvo n-kohútiky na n-dobre, to všetko za Vdd2 potenciál sám. Prečo používať u Vdd2 zdroj pre zdroj a podkladu a vyhnúť sa telo efekt? To sú moje návrhy, a mohol by som sa mýliť: D
 
Vďaka za všetky pomocníka, aj ja si myslím, že pripojenie k hromadnej Vdd2 s pisitive hrot by bol lepší
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top