Ako sa chrániť vyšetrovania v FPGA design?

[spktu]

Čo tým chcete povedať:
"Tiež sa môžete stráviť 2 piny (v z) z vašich FPGA pre skúšobnú prevádzku."
Uveďte, prosím, viac informácií.

 

[cube007]

Hello spktu,

Myslím si, že YUV znamená, že môžete použiť dva kolíky pre komunikáciu medzi CPLD a FPGA pre testovanie "na kľúč".

Dovidenia,
cube007

 

[spktu]

Ako odhadujete AVR ATmega128 slúži ako tento druh CPLD (konfigurácia nakladač bezpečnosť), pre @ lter Cyclone?

 

[james_rabbit]

U možno použiť FPGA PLD chrániť design

 

[YUV]

spktu Napísal:

Čo tým chcete povedať:

"Tiež sa môžete stráviť 2 piny (v z) z vašich FPGA pre skúšobnú prevádzku."

Uveďte, prosím, viac informácií.

 

[henrik2000]

Nechcem Naprosto súhlasím.Vertikálne poistky používané Actel je prakticky nemožné, aby 'vidieť' obsah tohto typu FPGA.Vedľa sú odolné žiarenia, teda X-ray Analysys nefunguje.

Ich Flash na FPGA je sníma bremeno prototypovania a môžete (ak skutočne požadované) prenos vášho návrhu na jeden poistkového spodku.

Na zdravie.Tahiti Napísal:

To nie je pravda.
Čip, najmä poistka na zariadenia, môže byť reingineered, ak je niekto ochotný investovať veľké množstvo peňazí.A pokiaľ viem, 3DES môže byť popraskané, ak máte extrémne veľký výpočtový výkon.Tahiti