Ako sa chrániť vyšetrovania v FPGA design?

L

Laplace

Guest
Hey Guys,

Aký je najlepší spôsob, ako zabrániť reverzné inžinierstvo na FPGA.Ako môžem chrániť svoje IP?

 
Myslím si, že nemajú šancu chrániť vaša IP do SRAM na FPGA.Actel vyrába niektoré Flash na FPGA, takže žiadne vonkajšie (ľahko čitateľný) Flash zariadení je nevyhnutné pre konfiguráciu FPGA.

Podľa,
cube007

 
A čo Xilinx Virtex II rodinu?Podporuje šifrovanie pomocou bitového toku Triple-DES.

 
Triple-DES vyzerá veľmi zaujímavé pre ochranu.

Tu je popis od firmy Xilinx:

Triple Data Encryption Standard (DES)

Virtex-II návrhu riešenia poskytuje zabezpečenie pomocou šifrovania bitového toku.Bitového toku je šifrované pomocou bezpečného triple DES algoritmus.Kľúčom je dodávaná prostredníctvom rozhrania IEEE 1149.1 JTAG, ktorá je uložená vo vnútri čipu buď pomocou batérie alebo iného nepretržitého napájania.Šifrované bitového toku sa nahrá do FPGA sa osobitným kľúčom banky určené pre dešifrovanie.Táto funkcia prináša vysokú bezpečnosť konštrukcie, aby sa zabránilo krádežiam dizajn a umožňuje úplne nový obchodný model pre poskytovateľa IP.Má niekto nejaké skúsenosti s ňou.Ako by to zabezpečiť jeho ochranu?

cube007

 
SRAM FPGA môže byť chránení!Zakázať readback, vyplňte FPGA s prúdom a prevádzkovať ho na batériu.

triple-des je určite užitočná.

Ak chcete len chrániť váš algoritmus, môžete sa spoľahnúť na Xilinx zakódovanie bitového toku, ktorá je založená na náhodnosti.

Abdenágův

 
Ahoj!

Myslím si, že reverzné inžinierstvo je problém len vtedy, ak máte čo do činenia s drobnými vzormi, ak návrh modulárne projekt, aby sa zmestili obrovské FPGA je docela imposibile inžinierom, ako sa rozloží na konštrukciu, nikdy neskúšal, ale to je môj názor.

Súhlasíte?

Ale ako tam je možnosť šifrovania designu prečo ju nepoužiť.

Bart

 
BartartZabudol si na ďalšiu otázku: ako ochrániť váš návrh z nelegálnu kópiu!?Pirát nikdy nebude snažiť pochopiť, ako sa vaša projekčné práce - to sa len skopírovať súbor z bitového toku on-palube EEPROM a to je všetko!Virtex2 preto, že je dobrý nápad použiť šifrovanie bitového toku (len nepohodlie je, že externá batéria by mali byť pripojené na FPGA, aby dešifrovanie kľúča).Pre ostatné zariadenia, ktoré môžete používať techniku, ktorá je dobre popísaný tu:

http://www.free-ip.com/copyprotection.html

Stačí si vybrať pevné bez PRS-lineárne generátor.

Ace-X.

PS Aj toto prepojenie by mohlo byť užitočné:
http://www.xilinx.com/xapp/xapp092.pdf

 
Antifuse nie je iné riešenie, aj keď prototypovania je trochu zložitejšia.By mal prototyp s sram na FPGA a čistý dizajn s antifuse.Samozrejme, že návrh musí byť veľmi dobre rozumel a synchrónny, aby sa predišlo časovej derivácie od 2 rôznych technológií a architektúry.

Myslím, že môžete byť istí, 3DES teraz, ale `sa otázkou času, kedy to môže byť počítačový pirát v primeranej lehote. [/ Code]

 
o VII.pretože súčasná ukladať kľúče triple DES je veľmi veľmi málo, Xilinx hovorí handred z nanoamperes, ak použijete 200 ma batérie môžete ukladať kľúče asi 15 rokov.
veľmi rozumných čase myslím.
Somehone ak chcete skopírovať kód môžete tiež prístroj otvoriť a čítať bunky antifuse, myslím, že je veľmi ťažké, ale aj Litterature Sayd táto
Dovidenia

G.

 
[quote = "Ace-X"] BartartZabudol si na ďalšiu otázku: ako ochrániť váš návrh z nelegálnu kópiu!?Pirát nikdy nebude snažiť pochopiť, ako sa vaša projekčné práce - to sa len skopírovať súbor z bitového toku on-palube EEPROM a to je všetko!

Máte pravdu, nikdy som o tom premýšľal.

 
Lattice Semiconductors má aj iné riešenie,
čo je celkom zaujímavé:
sram na FPGA s E2PROM integrované do
chip!
http://www.latticesemi.com/products/technology/isp_xp.cfm

pozdravia,
sgrudu

 
Jeden zaujímavý prístroj je Actel ProASIC plus.
Je založený flashmemory SRAM FPGA nie je založená.Po nastavení konfigurácie a používania FlashLock, nikto nemôže prečítať konfigurácie.
Tiež nepotrebujú ďalšie extra batériu, aby ochranu.

 
To nie je pravda.Čip, najmä poistka na zariadenia, môže byť reingineered, ak je niekto ochotný investovať veľké množstvo peňazí.

A pokiaľ viem, 3DES môže byť popraskané, ak máte extrémne veľký výpočtový výkon.

Tahiti

 
Tahiti Napísal:A pokiaľ viem, 3DES možno cr (at) cked, ak máte extrémne veľký výpočtový výkon.

 
Obyčajné DES môžu byť pootvorené v hodinách pomocou špecializovaných procesorov (môžu byť postavené napríklad na Xilinx

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsmev" border="0" />
 
hitower Napísal:

Obyčajné DES môžu byť pootvorené v hodinách pomocou špecializovaných procesorov (môžu byť postavené napríklad na Xilinx
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsmev" border="0" />
 
Musím splniť spoločnosti, ktorí môžu kopírovať PCB úplne!Pre súčasné FPGA, ktorý používa PROM konfigurácie FPGA, ak môžete prečítať dáta z PROM podľa požiadavky PROM načasovanie, budete dizajnu zariadení ľahšie.
Samozrejme, to je kopírovanie, náradie, nie kopírovanie IP.

 
No, zaujímavé, ale ako bolo uvedené vyššie, iba Actel a Lattice Semiconductor ponúka riešenie, ktoré je ťažké zlomiť.Žiadne externé bitového prúdu, a reverzné inžinierstvo nie je tak jednoduché s pár kovových vrstiev.
A ten, ktorý si môže dovoliť, aby peniaze boli veľmi moderné vybavenie, môže si určite investovať do inžinierskych sily k rozvoju vlastnej PCB.

Pozdravy

 
Ak máte veľký a drahý design, pridajte malé CPLD, ktoré stoja pár dolárov.CPLD, že má bezpečnostnej ochrany a bude fungovať ako "kľúč" pre FPGA.
Tiež môžete stráviť 2 piny (v z) z vašich FPGA pre skúšobnú prevádzku.Spojenie by malo byť skryté do vnútornej vrstvy DPS.Nemyslím si, že kopírovanie viacvrstvových DPS je tak jednoduché.Máte-li BGA balení 6 vrstiev, možno bude niečo chýbať piráti.Navyše, na rozdiel od popraskanie výkonný počítač, táto úloha sa musí vykonať za použitia špeciálneho vybavenia a takmer ručne.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top