Ako rýchly je náš FPGA čipe beží?, Ako to vyskúšať?

[xtcx]

Na mojej FPGA (Spartan 3, rýchlostný stupeň -4) mám nastaviť systémové hodiny rýchlosť 100MHz.I nikdy nevšimol žiadny rozdiel v mojom výkone, ale nedávno som si všimol, že na konci syntéza procesu, ISE dáva tabulací
, ktorý sa zobrazí (približne)

Načasovanie Zhrnutie:
---------------
Speed Grade: -4

Minimálna doba: 24.976ns (Maximálna frekvencia: 40.038MHz)
Minimálna vstupná čas príchodu do hodiny: 9.585ns
Maximálny výkon požadovanej lehote po hodín: 7.484ns
Maximálne oneskorenie kombinačný cesta: No nájsť cestu niečo takého!.Myslím, že tohle sa zobrazí na posledný syntézy.

Nechcem understand to! Se ISE ešte neukončil realizáciu (směrování, umiestnenie, atď), ale ako by to mohlo len správu svoju maximálnu CLK vstup je obmedzená na určitú hodnotu? ... Aj tento maximálny CLK obmedzenia rýchlosti sa líšia podľa rôzne konštrukcie ... prosím upresniť, prečo mi Xilinx vyhlásili 320MHz pre Spartan 3 čip CLK rýchlosť, ale prečo je syntézou správ takhle?. Je to vzhľadom na FF latencia pri kaskádní alebo kvôli rýchlosti triedy? ... . Vďaka hoši!.

 

[echo47]

V XST syntezátorový zostavuje váš HDL a potom urobí rýchly odhad, ako rýchlo sa vaše designu potrvá, ako je bytostí, miesto a trať.Ak je odhad je oveľa horšie, ako vaše načasovanie obmedzeniami, sa ruší bez spustenia miesto a cestu.

, Že hodnota 320 MHz Znie to ako nejaký ideálny stav.Most Spartan-3 návrhy budú nejde tak rýchlo.Maximálna rýchlosť závisí predovšetkým na tom, koľko kombinačných logických dáš medzi flip-flops, dĺžka trasy a Fanout.
Naposledy upravil echo47 dňa 05 marca 2008 10:55; upravený 1 čas celkom

 

[xtcx]

Dobre, ale bez akejkoľvek umiestnenie a smerovanie akcii, ako by mohla syntéza kroku rozhodne svoju maximálnu rýchlosť hodín ?.... Aj keď chcem spustiť môj design s 80MHz, systém poskytuje len 24MHz a pekla s tým, ako môžem aby môj návrh morr čas-specific? ... Takže bez toho, aby si to úplne riun nášho návrhu, ak je to čisto čas-založené ?.... Aký je riešením pre získanie maximálnej hodinovej rating pre náš design? ... . Máte nejaký nápad na túto ?....

 

[echo47]

XST možno nějak odhadnúť ideálne načasovanie aj pred smerovanie.To ví, že rýchlosť sa flops a brány a ďalšie zariadenia, ale ešte nie sú aktuálne smerovac meškanie.

Jejda, počkej, na začiatku potratit môže objaviť na začiatku miesto a cestu, miesto na konci XST syntéza.Zabudol som presne.Môžem vám ukázať úryvok zo skutočnej chybové hlásenie?A spoločné chybové hlásenie "Chyba: Par: 228 - Najmenej jeden časový obmedzenia, je možné vyhovieť, pretože komponenta sama oneskorenia prekročiť obmedzenia. Fyzický časovom obmedzení zhrnutie nižšie ..."

Môžete skúmať načasovanie chybové hlásenie vidieť signál, ktorý spôsobuje porušenie načasovanie, a pokúsiť sa pochopiť, prečo k nemu došlo.U väčšiny projektov je najlepší spôsob, ako zvýšiť maximálnu rýchlosť hodín je používať prúdové.