Aký je rozdiel medzi dynamickým a statickým Časová analýza?

[aashish_401]

Aký je rozdiel b / w statické a dynamické časové analýzy.

 

[ray123]

dynamická Časová analýza - Verilog brána simuláciu backannotation oneskorenie je nástroj pre spustenie dynamické časové analýzy. nepotrebujete, aby časové obmedzenia. Načasovanie je kontrolovaný Verilog počas simulácie. Načasovanie nebudú kontrolované. Ak cesta nie je prepnuté počas simulácie. Statické časovanie analýza - prime time je nástroj použitý pre statickú analýzu načasovanie, je hlavnom vysielacom čase skontrolovať časovanie pre každý drôt a flop v závislosti na časové obmedzenia, ktoré poskytujete.

 

[uday_das]

STA nástroje overiť načasovanie výkon designu kontrolou všetky možné cesty pre načasovanie porušenia. To robí veci tak ako dizajnér by to ručne, ale s oveľa väčšou rýchlosťou a presnosťou. Pre tento STA nástroje rozdelí návrhu sa do súboru načasovanie cesty, počíta oneskorenie šírenia signálu na každej ceste, a overí porušenie časového obmedzenia, v dizajne a tiež na rozhraní IO. STA nástroje nemôže overiť funkčnosť návrhu, je možné použiť len pre časové kontroly. Na druhej strane dynamický Časová analýza nie je nič iné ako dynamické simulácie, ktorá určuje všetky funkcie obvodu pre daný súbor vektorov vstupných stimulov. V porovnaní s dynamické simulácie, statickú analýzu načasovanie je oveľa rýchlejší, pretože nie je nutné simulovať logické operácie obvodu. STA je tiež hlbšie, pretože kontroluje všetku načasovanie cesty vzhľadom k tomu, dynamické analýzy závisí na logické podmienky, ktoré sú citlivé určitým súborom testovacích vektorov. Synopsys primetime pravdepodobne jeden z najobľúbenejších, ale aj ďalšie EDA výrobcov ako Cadence, Mentor tiež STA nástroje.