Aug 23, 2011 #1 K khaila Guest Premýšľala som o tom, ako debakel v PCB dva SDRAMs, ktoré sú pripojené k FPGA a zároveň i Data / Adress / Riadiace zbernice je zdieľaná.
Premýšľala som o tom, ako debakel v PCB dva SDRAMs, ktoré sú pripojené k FPGA a zároveň i Data / Adress / Riadiace zbernice je zdieľaná.
