Zložené cascode operačný zosilňovač skreslenie okruhu

[analog_fever]

Snažím zložené cascode opmap návrh prvýkrát, a som zvedavý, ako navrhnúť zaujatosť CKT. V prílohe je CKT som (Johns, Martin). Nemám Q12 a Q13 na mieste doteraz. Viem, že kniha poskytuje zaujatosť CKT, ale pozerám sa prísť s niečím jednoduchším, a som skutočne snaží sa dozviete, ako vytvoriť jednoduchý zaujatosť CKT. Prišiel som až do okamihu, keď viem, že prúdy, trebárs cez každý tranzistor, aby zodpovedal mojej špecifikácie. Hlavný problém je s predsudkami vtgs VB1 a VB2, a ako si udržať 3. a 4. štvrťroku do sýtosti. Mám 10uA zdroj prúdu pre Ibias1. Aj vytvárať Ibias2 tým, že odráža od Ibias1. Čo určuje zdroj napätia Q5/Q6 (alebo kanalizácie VTG s Q3/Q4)? Všetky pokyny / pohľad od skúsených dizajnérov je naozaj ocenil.

 

[haff99]

Nezáleží na tom, ak budete mať 3. a 4. štvrťroku do sýtosti, pretože nedostávajú žiadny zisk z týchto zariadení. Avšak v závislosti na tom, ako predsudky VB1 ste v podstate upínanie, že odtok z 3. a 4. štvrťroku do VT + prepätia nad VB1. Tak oni zostanú v saturácia Ak zaujatosti VB1 správne. Je dôležité, či budete mať Q5, 6,7,8,9,10 v saturáciu, inak výstupné napätie zníži zabiť svojho zisku.

 

[analog_fever]

Ahoj ... Vďaka, bol schopný získať všetky tranzistory saturácie pomocou VB1 a VB2.