zadať PIN vstup hodín

[buenos]

Ahoj, ako zadať PIN na vstup hodín Xilinx Spartan-2 a ISE? PACE doesnt dovoľte mi nastaviť "P80", ako je PIN pre port CLKIN vrchole VHDL modul. To mi umožňuje nastaviť "Pxx" pre ostatné porty. Na Pin-80, je GCLK0 vstupné PIN. Spartan-2 má nejaké piny ako vyhradený GCLK kolíky. Spartan3 má niektoré vývody: IOxxxx / GCLKy

 

[echo47]

Možno, že vaša verzia PACE je rozbiť. Uistite sa, že máte najnovšiu aktualizáciu Service Pack ISE. Tu sú niektoré možnosti: Môžete si dať LOC obmedzenia do súboru UCF: NET "CLK" LOC = "P80", alebo dať LOC atribút do HDL súboru:

 knižnica IEEE, použitie ieee.std_logic_1164.all, použitie ieee.std_logic_unsigned.all, osoba vrcholu je port (ČLK: v std_logic q: z std_logic_vector (3 downto 0)); atribút LOC: string; atribút LOC CLK: signál je "P80", koniec hore, architektúra architektúry horného je signál tmp: std_logic_vector (3 downto 0): = "0000", začne proces (CLK) začať if (rising_edge (ČLK)) potom tmp