N
no_mad
Guest
Ahoj, ja som v súčasnej dobe čelia problému pri syntéze v Xilinx XST. Problém je, môj návrh má 2 hodiny, hlavné čas (ČLK) a SCK. Som pomocou Xilinx Spartan-IIE je vývojová doska pre overenie môjho návrhu. Preto som pridelený ČLK k vnútornej hodiny SCK a priradiť užívateľské I / O pin. Ale keď som mapovaná, dáva mi to chybu. Chyba: MapLib: 93 - Nelegálne LOC na Prípade symbol "SCK" alebo BUFGP symbol "sck_BUFGP" Nejaké návrhy Ďakujeme vopred, no_mad