Xilinx simulátor chyby: port veľkosť nezodpovedá veľkosti pripojenia

[verilog_work_group]

# ** Upozornenie: (vsetkym-3015) C: / Xilinx / Verilog / src / unisims / GTP_DUAL.v (3471): [PCDPC] - Port veľkosti (9 alebo 9) nezodpovedá veľkosť pripojenie (12) pre port " SIM_PLL_PERDIV2 ". # Región: / boardx04/xilinx_pci_exp_4_lane_ep/ep / \ BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD [2] GT_i / gtp_dual_swift_1 # ** Upozornenie:. (Všetkým-3015) C: / Xilinx / Verilog / src / unisims / GTP_DUAL.v (3471): [PCDPC] - Port veľkosti (9 alebo 9) nezodpovedá veľkosť pripojenie (12) u "SIM_PLL_PERDIV2" port. # Región: / boardx04/xilinx_pci_exp_4_lane_ep/ep / \ BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD [0] GT_i / gtp_dual_swift_1 # ** Upozornenie:. (Všetkým-3015) .. / DSport / xilinx_pci_exp_dsport.v (551): [PCDPC] - Port veľkosť (5 až 5) sa nezhoduje veľkosť pripojenie (3) Pre "trn_tbuf_av" port. # Región: # Runtime, SwiftPLI v1.13

 

[choonlle]

Kontakt ModelSim / Xilinx. Myslím, že súvisí s PCIE knižnice simulácie jadra.

 

[rberek]

Šírka registráciou / drôty, ktoré ste použili pre pripojenie k portu uvedených modulov sú nesprávne. Napríklad, jedno varovanie hovorí, že prístav trn_tbuf_av je 5 kúskov široké a máte pripojenie k 3-bitovú zbernicu. Skontrolujte pripojenie uvedených modulov. rb