wire_load

[cloudsuns]

Ahoj všetci
Aké hodnoty mám nastaviť na wire_load v, 18 procesu (tsmc)

 

[melonpy]

Môžete mi podrobnejšie popis o váš dotaz?

 

[ic_design]

V wire_load musí byť stanovená na základe veľkosti (bránky v dizajne) na čipe a knižnica.

 

[zyphor]

Prečo nie skúsiť fyzickej kompilátor, aby sa zabránilo arguelessness túto otázku?

 

[petloid]

Dobrým praktickým tipem je pre wirecap odhaduje na Fanout byť rovnaká ako vstupná brána čiapky z najväčších invertor pomocou jediného P a N tranzistora.Ak máte veľa brán, alebo sú jednoducho opatrnejší, môžete zvýšiť túto hodnotu, ktoré hovoria 50%.
-Graham

 

[linuxluo]

nazdar,
dont skúste odhadnúť wireload podľa 0.18um pomocou PC

 

[zyphor]

Súhlasím, pod, 18 skutočné prostredie by malo byť považované za omeškanie výpočtu.Ak sa vám stále používať DC, vaša konvergenčnému cyklu bude rozšírené, a mnoho mnoho zbytočné pufer, Striedače bude zavedené.

 

[cnspy]

Teda, aké eda nástrojov by mali byť použité v <, 18 design?

 

[zyphor]

Phsical kompileru