Wat sa (!==) Verilog operátora znamená?

[siva_7517]

Ahoj, Wat to operátor Verilog znamená napríklad (!==):! == B

 

[no_mad]

Ahoj, to je nerovná B, vrátane X a Z (vec nerovnosť). Bity s X a Z sú zahrnuté do porovnania, a musí zodpovedať za výsledok, je to pravda.

 

[salma ali bakr]

Áno == je nerovnosť nákupný logické hodnoty! 0, 1, X a Z je jedným z "identity operátorov", zatiaľ čo = je nerovnosť nákupný logické hodnoty! 0 a 1, len to je jeden z "operátory rovnosti "

 

[phoenixfeng]

Okrem toho! == Nemôže byť syntetizovaný, ale! = Je v poriadku

 

[syncom]

Odporúčame použiť casex je synthesisable ..