vnútorné hodiny meškanie a rozdelenie volaní coolrunnerII

B

bbgil

Guest
Ahoj ja som zažíva nasledujúci problém: Snažím sa realizovať návrh na Xilinx CoolRunner II pomocou ISE WebPack 7.1.i_04. Konštrukcia je napísaný v Verilog. Konštrukcia využíva 1.8432MHz hodiny, ktoré je potrebné vnútorne rozdeliť, aby sa stal ~ 10 Hz. Pomôžeš mi o tom myslíte? Môj prvý nápad je použiť počítadlá. bude to v poriadku? iným spôsobom? Tiež, ak je potreba zavolať na oneskorenie v rámci programu, podobne ako procesory, ako to urobiť? Každá pomoc je appreaciated
 
Dalo by sa postaviť delenie 184.320 čítač a výstup MSB. Nižšie uvedený príklad. Prosím, objasniť, čo myslíte tým "Vyzývame oneskorenie v rámci programu". Chcete niečo urobiť desaťkrát za sekundu?
Code:
 modul hornej (CLK, tenhz), vstup CLK, reg [17:0] count = 0; výstup tenhz, priradiť tenhz = počet [17]; Vždy @ (posedge CLK) začať počítať
 
echo47, vďaka za nápad použiť multiplexer. Pokúsim sa vykonávania tohto. Moja otázka na volanie z omeškania, je podobné tomu, čo bežne používame v mikrokontroléru. Veľmi jednoduchý príklad je zapnutie a vypnutie LED (síce mikrokontrolér je praktickejšie), stačí uviesť príklad. v mikrokontroléru, používame meškanie podprogramy, a potom ju vyzvať, aby oneskorenie prevádzky. niečo podobné, ale v CPLD alebo FPGA implementaion. dúfam, že to uprace otázku. Ďakujem vopred.
 
? : Operátor nie je nevyhnutne multiplexer. Je to proste viac kompaktný spôsob, ako písať toto:
Code:
 Vždy @ (posedge CLK) začať if (count == 184320-1) počítať
 

Welcome to EDABoard.com

Sponsor

Back
Top