VLSI zavedenia digitálneho oneskorenie uzavretej slučky (DLL)

[blowfish]

Ahoj, potrebujem nejaké koncepcie a techniky zapojené do VLSI (VHDL / Verilog s FPGA), zavedenia digitálneho oneskorenie uzamknuté loop.Generally digitálnej knižnice DLL sa skladá z týchto komponentov. I. fázového detektora II. digitálne riadené jednotky oneskorenie III. Digitálne Controller Snažím sa použiť Up / Down pult pre digitálne regulátor vytvárať digitálne riadiace slová, digitálne fázového detektora obvodu pomocou niektoré žabky s bránami a flip flop (d žabky) ako jednotlivé bloky oneskorenie jednotky. Bude to fungovať corrcetly. Potrebné návrhy a riešenia ocenia.

 

[blowfish]

Hai, že akúkoľvek pomoc ocenia!